論文 - 石原 亨
-
A software technique to improve yield of processor chips in presence of ultra-leaky SRAM cells caused by process variation 査読有り
Maziar Goudarzi, Tohru Ishihara, Hiroto Yasuura
Proc. Asia and South Pacific Design Automation Conference (ASP-DAC) 頁： 878 - 883 2007年1月
-
An Energy Characterization Framework for Software-Based Embedded Systems 査読有り
Donghoon Lee, Tohru Ishihara, Masanori Muroyama, Hiroto Yasuura, Farzan Fallah
Proc. IEEE Workshop on Embedded Systems for Real-time Multimedia (ESTIMedia) 頁： 59 - 64 2006年10月
-
Exploiting Narrow Bitwidth Operations for Low Power Embedded Software Design 査読有り
Seiichiro Yamaguchi, Masanori Muroyama, Tohru Ishihara, Hiroto Yasuura
Proc. the Workshop on Synthesis And System Integration of Mixed Information Technologies (SASIMI) 頁： 51 - 56 2006年4月
-
A simulation-based soft error estimation methodology for computer systems 査読有り
Makoto Sugihara, Tohru Ishihara, Koji Hashimoto, Masanori Muroyama
Proc. IEEE International Symposium on Quality Electronics Design (ISQED) 頁： 196 - 203 2006年3月
-
A cache-defect-aware code placement algorithm for improving the performance of processors 査読有り 国際共著
Tohru Ishihara, Farzan Fallah
Proc. International Conference on Computer Aided Design (ICCAD) 頁： 995 - 1001 2005年11月
-
A non-uniform cache architecture for low power system design 査読有り 国際共著
Tohru Ishihara, Farzan Fallah
Proc. International Symposium on Low Power Electronics and Design (ISLPED) 頁： 363 - 368 2005年8月
-
A Code Placement Technique for Improving the Performance of Processors with Defective Caches 査読有り
Tohru Ishihara, Farzan Fallah
Proc. International Workshop on Logic and Synthesis (IWLS) 頁： 210 - 214 2005年6月
-
A way memoization technique for reducing power consumption of caches in application specific integrated processors 査読有り
Tohru Ishihara, Farzan Fallah
Proc. Design, Automation and Test in Europe (DATE) 頁： 358 - 363 2005年3月
-
Comparative Study On Verilog-Based And C-Based Hardware Design Education 査読有り
Tohru Ishihara, Satoshi Komatsu, Makoto Ikeda, Masahiro Fujita, Kunihiro Asada
Proc. International Conference on Microelectronics Systems Education (MSE) 頁： 41 - 42 2003年6月
-
オンチップメモリの高速化と低スタンバイリークを実現する閾値電圧の静的スケジューリング手法 査読有り
石原亨, 浅田邦博
情報処理学会論文誌 44 巻 ( 5 ) 頁： 1284-1291 2003年5月
-
A Voltage Scheduling Technique for Fault-Tolerant Real-Time Microprocessor Systems 査読有り
Tohru Ishihara
Proc. the Workshop on Synthesis And System Integration of Mixed Information Technologies (SASIMI) 頁： 137 - 143 2003年4月
-
An Architectural Level Energy Reduction Technique For Deep-Submicron Cache Memories 査読有り
Tohru Ishihara, Kunihiro Asada
Proc. Asia and South Pacific Design Automation Conference (ASP-DAC) 頁： 282 - 287 2002年1月
-
A power minimization technique for arithmetic circuits by cell selection 査読有り
Masanori Muroyama, Tohru Ishihara, Akihiko Hyodo, Hiroto Yasuura
Proc. Asia and South Pacific Design Automation Conference (ASP-DAC) 頁： 268 - 273 2002年1月
-
A System Level Optimization Technique for Application Specific Low Power Memories 査読有り
Tohru ISHIHARA, Kunihiro ASADA
IEICE Transactions on Fundamentals of Electronics Communications and Computer Sciences E84-A 巻 ( 11 ) 頁： 2755-2761 2001年11月
-
入力信号パターンを考慮した低電力算術演算回路の設計手法 査読有り
室山真徳，石原亨，兵頭章彦，安浦寛人
情報処理学会論文誌 42 巻 ( 4 ) 頁： 1007-1015 2001年4月
-
DRAM/ロジック混載LSI向け高性能/低消費電力キャッシュ・アーキテクチャ 査読有り
井上弘士, 石原亨，甲斐康司，村上和彰
情報処理学会論文誌 42 巻 ( 3 ) 頁： 419-431 2001年3月
-
Software energy reduction techniques for variable-voltage processors 査読有り
T. Okuma; H. Yasuura; T. Ishihara
IEEE Design and Test of Computers 18 巻 ( 2 ) 頁： 31 - 41 2001年3月
-
A system level memory power optimization technique using multiple supply and threshold voltages 査読有り
Tohru Ishihara, Kunihiro Asada
Proc. Asia and South Pacific Design Automation Conference (ASP-DAC) 頁： 456 - 461 2001年1月
-
可変電源電圧プロセッサに対するリアルタイムタスクスケジューリング手法 査読有り
大隈孝憲, 石原亨, 安浦寛人
電子情報通信学会論文誌 J83-C 巻 ( 6 ) 頁： 454-462 2000年6月
-
Flexible system LSI for embedded systems and its optimization techniques 査読有り
A. Inoue; T. Ishihara; H. Yasuura
Design Automation for Embedded Systems 5 巻 ( 2 ) 頁： 179 - 205 2000年6月