Papers - EDAHIRO Masato

Automatic Synthesis of Inter-heterogeneous-processor Communication for Programmable System-on-chip

Ando Yuki, Ishida Yukihito, Honda Shinya, Takada Hiroaki, Edahiro Masato

Information and Media Technologies   Vol. 10 ( 3 ) page： 415 - 419   2015

　More details

Language：English   Publisher：Information and Media Technologies Editorial Board  

This paper introduces an automatic synthesis technique and tool to implement inter-heterogeneous-processor communication for programmable system-on-chips (PSoCs). PSoCs have an ARM-based hard processor system connected to an FPGA fabric. By implementing the soft processors in the FPGA fabric, PSoCs realize heterogeneous multiprocessors. Since the number and type of soft processors are configurable, PSoCs can be various heterogeneous multiprocessors. However, the inter-heterogeneous-processor communications are not supported by single binary operating systems. Proposed method automatically synthesizes the inter-heterogeneous-processor communications at an application layer from a general model description. The case study shows that automatically generated inter-heterogeneous-processor communication exactly runs the system on heterogeneous multiprocessors.

DOI： 10.11185/imt.10.415

CiNii Research

HexaCam: An FPGA-based Multi-view Camera System

Monrroy Abraham, Hirabayashi Manato, Kato Shinpei, Edahiro Masato, Miyoshi Takefumi, Funada Satoshi

2015 IEEE 3RD INTERNATIONAL CONFERENCE ON CYBER-PHYSICAL SYSTEMS, NETWORKS, AND APPLICATIONS CPSNA 2015     page： 48 - 53   2015

　More details

Language：Japanese  

DOI： 10.1109/CPSNA.2015.18

Web of Science

Editor's Message to Special Issue of Embedded Systems Engineering

Edahiro Masato

Journal of Information Processing   Vol. 23 ( 5 ) page： 531 - 531   2015

　More details

Language：English   Publisher：Information Processing Society of Japan  

DOI： 10.2197/ipsjjip.23.531

CiNii Research

Design Space Exploration of Control System with Hardware-implemented Interrupt Handler

Ando Yuki, Honda Shinya, Takada Hiroaki, Edahiro Masato

2015 6TH INTERNATIONAL CONFERENCE OF INFORMATION AND COMMUNICATION TECHNOLOGY FOR EMBEDDED SYSTEMS (IC-ICTES)     2015

　More details

Language：Japanese  

Web of Science

Automatic synthesis of inter-heterogeneous-processor communication implementation for programmable system-on-chip

Ando Yuki, Ishida Yukihito, Honda Shinya, Takada Hiroaki, Edahiro Masato

2015 INTERNATIONAL CONFERENCE ON VLSI SYSTEMS, ARCHITECTURE, TECHNOLOGY AND APPLICATIONS (VLSI-SATA)     2015

　More details

Language：Japanese  

Web of Science

Automatic Synthesis of Inter-heterogeneous-processor Communication for Programmable System-on-chip

Ando Yuki, Ishida Yukihito, Honda Shinya, Takada Hiroaki, Edahiro Masato

IPSJ Transactions on System LSI Design Methodology   Vol. 8 ( 0 ) page： 95 - 99   2015

　More details

Language：English   Publisher：Information Processing Society of Japan  

This paper introduces an automatic synthesis technique and tool to implement inter-heterogeneous-processor communication for programmable system-on-chips (PSoCs). PSoCs have an ARM-based hard processor system connected to an FPGA fabric. By implementing the soft processors in the FPGA fabric, PSoCs realize heterogeneous multiprocessors. Since the number and type of soft processors are configurable, PSoCs can be various heterogeneous multiprocessors. However, the inter-heterogeneous-processor communications are not supported by single binary operating systems. Proposed method automatically synthesizes the inter-heterogeneous-processor communications at an application layer from a general model description. The case study shows that automatically generated inter-heterogeneous-processor communication exactly runs the system on heterogeneous multiprocessors.

DOI： 10.2197/ipsjtsldm.8.95

CiNii Research

Real-Time Visualization of Moving Objects

Ortal Patricia, Kato Shinpei, Edahiro Masato

2015 IEEE 3RD INTERNATIONAL CONFERENCE ON CYBER-PHYSICAL SYSTEMS, NETWORKS, AND APPLICATIONS CPSNA 2015     page： 60 - 65   2015

　More details

Language：Japanese  

DOI： 10.1109/CPSNA.2015.20

Web of Science

システムレベル設計における制御システム向けプロファイル機構 (VLSI設計技術) -- (デザインガイア2014 : VLSI設計の新しい大地)

繆 同徳, 安藤 友樹, 本田 晋也, 高田 広章, 枝廣 正人

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報   Vol. 114 ( 328 ) page： 75 - 80   2014.11

　More details

Language：Japanese   Publisher：一般社団法人電子情報通信学会  

本論文ではシステムレベル設計における制御システム向けのプロファイル機構を述べる.制御システムを設計する際,センサーやアクチュエータから非同期で通知される割込みと,割込みにより優先的に処理を開始する割込み処理を考慮する必要がある.但し,既存のプロファイル機構は割込みの関連情報を取得できない.本論文では,制御システムの開発を支援するために,割込みの関連情報を取得可能なプロファイル手法を提案する.提案手法を設計事例に適用し,効果を評価した.

システムレベル設計における制御システム向けプロファイル機構 (ディペンダブルコンピューティング) -- (デザインガイア2014 : VLSI設計の新しい大地)

繆 同徳, 安藤 友樹, 本田 晋也, 高田 広章, 枝廣 正人

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報   Vol. 114 ( 329 ) page： 75 - 80   2014.11

　More details

Language：Japanese   Publisher：一般社団法人電子情報通信学会  

本論文ではシステムレベル設計における制御システム向けのプロファイル機構を述べる.制御システムを設計する際,センサーやアクチュエータから非同期で通知される割込みと,割込みにより優先的に処理を開始する割込み処理を考慮する必要がある.但し,既存のプロファイル機構は割込みの関連情報を取得できない.本論文では,制御システムの開発を支援するために,割込みの関連情報を取得可能なプロファイル手法を提案する.提案手法を設計事例に適用し,効果を評価した.

割込みハンドラのハードウェア化を実現するシステムレベル設計手法 (VLSI設計技術) -- (デザインガイア2014 : VLSI設計の新しい大地)

安藤 友樹, 本田 晋也, 高田 広章, 枝廣 正人

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報   Vol. 114 ( 328 ) page： 69 - 74   2014.11

　More details

Language：Japanese   Publisher：一般社団法人電子情報通信学会  

本論文は,割込みで駆動する専用HWを設計可能な,制御システム向けのシステムレベル設計ツールについて述べる.制御システムは複雑化,処理の高度化が進み,それに伴い割込み処理の頻度が増加したことで,プロセッサ負荷の増加,消費電力の増加,割込み処理レイテンシの悪化といった問題が生じている.これらの問題を解決するため,割込みにより処理を開始し,処理中はセンサや入出力ハードウェアといったデバイスへ直接アクセスする専用ハードウェアが求められている.提案手法は,処理とデバイス間の通信,割込み,割込み処理を抽象化した制御システムモデルから,割込みで駆動するハードウェアを含む制御システムを設計可能である.モータ制御システムを対象とした評価実験により,提案手法を用いることで,プロセッサ負荷の削減,消費電力の削減,レイテンシの改善が可能なことを示す.

割込みハンドラのハードウェア化を実現するシステムレベル設計手法 (ディペンダブルコンピューティング) -- (デザインガイア2014 : VLSI設計の新しい大地)

安藤 友樹, 本田 晋也, 高田 広章, 枝廣 正人

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報   Vol. 114 ( 329 ) page： 69 - 74   2014.11

　More details

Language：Japanese   Publisher：一般社団法人電子情報通信学会  

本論文は,割込みで駆動する専用HWを設計可能な,制御システム向けのシステムレベル設計ツールについて述べる.制御システムは複雑化,処理の高度化が進み,それに伴い割込み処理の頻度が増加したことで,プロセッサ負荷の増加,消費電力の増加,割込み処理レイテンシの悪化といった問題が生じている.これらの問題を解決するため,割込みにより処理を開始し,処理中はセンサや入出力ハードウェアといったデバイスへ直接アクセスする専用ハードウェアが求められている.提案手法は,処理とデバイス間の通信,割込み,割込み処理を抽象化した制御システムモデルから,割込みで駆動するハードウェアを含む制御システムを設計可能である.モータ制御システムを対象とした評価実験により,提案手法を用いることで,プロセッサ負荷の削減,消費電力の削減,レイテンシの改善が可能なことを示す.

階層構造を持つメニーコアアーキテクチャへのタスクマッピング

油谷 創, 枝廣 正人

情報処理学会研究報告. EMB, 組込みシステム   Vol. 2014 ( 3 ) page： 1 - 8   2014.9

　More details

Language：Japanese   Publisher：一般社団法人情報処理学会  

近年,半導体技術の進展によって 1 つの LSI 上に複数のプロセッサが搭載されたマルチコアや,数十,数百のプロセッサが搭載されたメニーコアが広く使われている.また,スケーラビリティをさらに高めるために階層構造を持つメニーコアも登場している.階層型メニーコアアーキテクチャは,将来組込みプロセッサにおいても主流になると考えられている.そこで,階層構造を考慮したタスクマッピング手法を提案し,既存手法との比較評価を行った.提案手法は NN Embed 法,Topo-LB 法,Cluster-Based ILP 法と比較してそれぞれ 44%,32%,26%通信コストの少ないマッピング結果を示した.

CiNii Research

ソフトウェア向けハードウェア性能記述を用いたマルチコアにおける性能見積り (コンピュータシステム 組込み技術とネットワークに関するワークショップETNET2014)

西村 裕, 中村 陸, 荒川 文男, 枝廣 正人

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報   Vol. 113 ( 497 ) page： 151 - 156   2014.3

　More details

Language：Japanese   Publisher：一般社団法人電子情報通信学会  

多種多様なメニーコアアーキテクチャが提案されてきており,今後ますます増える傾向にある.このような状況において,ソフトウェア開発ツール等がアーキテクチャ毎に個別に対応することは非効率である.これをなくすため我々は,マルチ・メニーコア標準プラットフォームの開発を進め,ソフトウェア視点での性能情報を含むハードウェア記述の標準化を提案している.本研究では,組込みメニーコアプロセッサの一つを用い,標準記述による性能見積りと実際の処理時間の差異を評価し,精度を高めるための手法及び課題について述べる.

ソフトウェア向けハードウェア性能記述を用いたマルチコアにおける性能見積り (ディペンダブルコンピューティング 組込み技術とネットワークに関するワークショップETNET2014)

西村 裕, 中村 陸, 荒川 文男, 枝廣 正人

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報   Vol. 113 ( 498 ) page： 151 - 156   2014.3

　More details

Language：Japanese   Publisher：一般社団法人電子情報通信学会  

多種多様なメニーコアアーキテクチャが提案されてきており,今後ますます増える傾向にある.このような状況において,ソフトウェア開発ツール等がアーキテクチャ毎に個別に対応することは非効率である.これをなくすため我々は,マルチ・メニーコア標準プラットフォームの開発を進め,ソフトウェア視点での性能情報を含むハードウェア記述の標準化を提案している.本研究では,組込みメニーコアプロセッサの一つを用い,標準記述による性能見積りと実際の処理時間の差異を評価し,精度を高めるための手法及び課題について述べる.

単方向1:1高速同期機構を用いたFPGA実装と評価 (コンピュータシステム 組込み技術とネットワークに関するワークショップETNET2014)

溝口 裕哉, 中村 陸, 安藤 友樹, 荒川 文男, 枝廣 正人

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報   Vol. 113 ( 497 ) page： 145 - 150   2014.3

　More details

Language：Japanese   Publisher：一般社団法人電子情報通信学会  

近年,組込み制御分野でマルチ・メニーコアの使用が主流となりつつある.複数のコアで制御プログラムを並列に動作させる場合,コア間通信のオーバーヘッドが大きな問題である.そこで,我々は単方向1:1高速同期機構とよぶ高速な通信メカニズムを提案し,その改善を図っている.本稿では,提案機構向けに新たに考案したハードウェア支援手法とFPGAによる評価結果を報告する.モーター制御アプリケーションを用いた評価では,提案手法はマルチコアRTOSの通信APIと比べ,通信時間が約12分の1に短縮された.

単方向1:1高速同期機構を用いたFPGA実装と評価 (ディペンダブルコンピューティング 組込み技術とネットワークに関するワークショップETNET2014)

溝口 裕哉, 中村 陸, 安藤 友樹, 荒川 文男, 枝廣 正人

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報   Vol. 113 ( 498 ) page： 145 - 150   2014.3

　More details

Language：Japanese   Publisher：一般社団法人電子情報通信学会  

近年,組込み制御分野でマルチ・メニーコアの使用が主流となりつつある.複数のコアで制御プログラムを並列に動作させる場合,コア間通信のオーバーヘッドが大きな問題である.そこで,我々は単方向1:1高速同期機構とよぶ高速な通信メカニズムを提案し,その改善を図っている.本稿では,提案機構向けに新たに考案したハードウェア支援手法とFPGAによる評価結果を報告する.モーター制御アプリケーションを用いた評価では,提案手法はマルチコアRTOSの通信APIと比べ,通信時間が約12分の1に短縮された.

Establishing a standard interface between multi-manycore and software tools - SHIM

Gondo Masaki, Arakawa Fumio, Edahiro Masato

2014 IEEE COOL CHIPS XVII     2014

　More details

Language：Japanese  

Web of Science

Parallel Design of Control Systems Utilizing Dead Time for Embedded Multicore Processors

Suzuki Yuta, Sata Kota, Kako Junichi, Yamaguchi Kohei, Arakawa Fumio, Edahiro Masato

2014 IEEE COOL CHIPS XVII     2014

　More details

Language：Japanese  

Web of Science

Power and Performance Characterization and Modeling of GPU-Accelerated Systems

Abe Yuki, Inoue Koji, Sasaki Hiroshi, Edahiro Masato, Kato Shinpei, Peres Martin

2014 IEEE 28TH INTERNATIONAL PARALLEL AND DISTRIBUTED PROCESSING SYMPOSIUM     2014

　More details

Language：Japanese  

DOI： 10.1109/IPDPS.2014.23

Web of Science

Implementation of Embedded Control Systems on Multi-Many-Core Processors

EDAHIRO Masato

Journal of The Society of Instrument and Control Engineers   Vol. 53 ( 12 ) page： 1111 - 1116   2014

　More details

Language：Japanese   Publisher：The Society of Instrument and Control Engineers  

DOI： 10.11499/sicejl.53.1111

CiNii Research