研究者詳細 - 嶋田　創

講演・口頭発表等 - 嶋田　創

分割表示 139 件中 101 - 120 件目／全件表示 >>

通信のクラスタ間遷移に基づくサイバー攻撃検知手法

荒木翔平, 山口由紀子, 嶋田創, 高倉弘喜

コンピュータセキュリティシンポジウム2015(CSS 2015)

開催年月日： 2015年10月

記述言語：日本語会議種別：口頭発表（一般）

開催地：長崎県長崎市国名：日本国

サイバー攻撃は年々巧妙化しており，深刻な問題となっている．従来の対策の1 つであ
るシグネチャ型侵入検知システムは，あらかじめ登録された攻撃の特徴に一致するものを検知す
るシステムであるため，未知の攻撃には対応できない．そこで，本稿では攻撃の特徴を必要とし
ないトラフィックの状態遷移に基づくアノマリ型の検知手法を提案する．本手法では，トラフィッ
クデータからセッション単位に特徴量を抽出しクラスタリングを行い，各ホストの通信のクラス
タ遷移によってスコアを付け，通信が正常か攻撃かの検知を行う．前後のセッションのクラスタ遷
移も含めてスコアリングを行うことで検知精度をを高めるとともに、閾値により未知攻撃の検知
も行う. 実験の結果，90%近くの攻撃を検知し，86%の未知攻撃を検知できたことを確認した．

情報セキュリティ教育課程開発のための国内外の大学比較分析による技術能力分析

孫英敬, 山口由紀子, 嶋田創, 高倉弘喜

コンピュータセキュリティシンポジウム2015(CSS 2015)

開催年月日： 2015年10月

記述言語：日本語会議種別：口頭発表（一般）

開催地：長崎県長崎市国名：日本国

情報セキュリティへの脅威はますます増加しており，国家・社会的に高度な技術を備えた人材を求める声が増大している．それに伴い，日本は国家戦略として，今後，高等教育機関における情報セキュリティ教育課程を拡充していく方針を示している．情報セキュリティ教育課程は，実際の現場から要求される技術能力を満たす，現実に即した人材を育成するものでなければならない．そこで本研究では，NICE(The National Initiative for Cybersecurity Education)が定義した情報セキュリティ技術能力を要求要件と捉え，国内外の大学における情報セキュリティ教育課程を分析することによって，技術能力に注目した教育課程開発のための方向性を考察する．

FPGA Base TCP Session Features Extraction Utilizing Off-Chip Memories 国際会議

Satoshi Fuchigami, Yukiko Yamaguchi, Hajime Shimada, Hiroki Takakura

The 7th International Conference on Evolving Internet (INTERNET 2015)

開催年月日： 2015年10月

記述言語：英語会議種別：口頭発表（一般）

国名：マルタ共和国

In recent years, unknown attacks like zero-day attacks
and targeted attacks are increasing. These attacks are
difficult to detect because information gathered from already
known attacks are not useful for those detection. Anomalybased
Network Intrusion Detection System(IDS) has potential to
find these attacks. However, almost all anomaly-based Network
IDS is implemented with software so that it cannot catch up
with growing network traffic. To alleviate this problem, there
is Hardware/Software(HW/SW) cooperated Network IDS which
migrates Transmission Control Protocol(TCP) feature extraction
process to Field Programmable Gate Array(FPGA). However,
the prior implementation is completed in FPGA so that it cannot
treat long TCP sessions because of shortage of memory blocks
in FPGA-chip. In this paper, we propose TCP session feature
extraction and cumulation by FPGA combining off-chip Ternary
Content Addressable Memory(TCAM) and Dynamic Random
Access Memory(DRAM) for HW/SW cooperated Network IDS.
This approach uses these off-chip memories for buffering features
while a TCP session continues. We designed architecture and
implemented. We estimated that our system can manage 1,024K
sessions simultaneously.

大学における情報セキュリティ教育課程の技術能力分析

孫英敬, 山口由紀子, 嶋田創, 高倉弘喜

FIT 情報科学技術フォーラム

開催年月日： 2015年9月

記述言語：日本語会議種別：口頭発表（一般）

開催地：愛媛県愛媛市国名：日本国

情報セキュリティへの脅威はますます増加しており, 国家・社会的に高度な技術を備えた人材を求める声が増大している．これに対応するため, 各国において様々な教育課程が施行される中, 日本では情報セキュリティ人材の質的向上と量的拡大を目指し, 大学単体だけでなく ISSスクェア, ITKeys, enPiT等のさまざまな人材育成プログラムが実施されている．さらに, 国家戦略として今後情報セキュリティ教育課程を拡充していく方針[1]に従い, 現実に即した人材を育成する教育課程であることが必須となる．そこで本研究では, 4年制情報セキュリティ教育課程開発のための第一歩としてNICE(The National Initiative for Cybersecurity Education)が定義した情報セキュリティ技術能力を現場からの要求条件と捉え, Spearmanの順位相関係数を用いて国内大学における情報セキュリティカリキュラムとの相関関係を分析した．こうすることによって, 要求要件と現在のカリキュラム間の差を認識し, 補完できる方向を模索して4年制教育課程の開発に活用しようとする．

Evaluation on Malware Classification by Combining Traffic Analysis and Fuzzy Hashing of Malware Binary 国際会議

S. Hiruta, Y. Yamaguchi, H. Shimada, H. Takakura

the 2015 International Conference on Security and Management (SAM'15),

アプリケーション主導のリンク速度調整による有線イーサネット消費電力量

吉田慎吾, 嶋田創, 山口由紀子, 高倉弘喜

情報処理学会研究報告, Vol. 2015-IOT-29, No. 7, pp. 1-8

Improvement of Data Utilization Efficiency for Cache Memory by Compressing Frequent Bit Strings 国際会議

Takuro Yoshida, Hiroya Ochiai, Ryotaro Kobayashi, and Hajime Shimada

The 18th International Symposium on Low-Power and High-Speed Chips (COOLChips XVIII)

開催年月日： 2015年4月

記述言語：英語会議種別：ポスター発表

国名：日本国

Since data and instructions are all stored on the main
memory, memory access is typically a major bottleneck in modern
microprocessors. While processor performance is steadily
improving, main-memory access latency is not being reduced
so much; it means that the latency is becoming relatively greater
compared to clock frequency. Thus, processors need to wait for
a long time to fetch needed data and instructions. To alleviate
this problem, typical processors use hierarchical memories,
which consist of on-chip, multi-level memory caches and offchip
the main memory.
However, such caches consume significant energy because
cache access occurs every time memory instructions
(Load/Store) are executed; furthermore the bigger cache size
becomes, the more energy the cache consumes.
Therefore, to decrease per-access energy consumption of the
L1 data cache, this study proposes an approach to reduce its
cache size.

実行モジュールの特徴量と通信パターンを併用したマルウェア分類手法

蛭田将平, 山口由紀子, 嶋田創, 高倉弘喜

情報処理学会第77回全国大会予稿集, 4X-01

頻出ビット列の圧縮によるキャッシュメモリのデータ利用効率の向上

落合裕也, 小林良太郎, 嶋田創

情報処理学会第77回全国大会予稿集, 4J-02

細粒度なヘテロジニアスクラスタコアによる消費電力削減の提案

金子郁未, 小林良太郎, 嶋田創

情報処理学会第77回全国大会予稿集, 4J-06

オンボードメモリを活用するFPGAを用いたTCPセッション再構成手法

淵上智史, 嶋田創, 山口由紀子, 高倉弘喜

情報処理学会第77回全国大会予稿集, 5X-03

BGPにおける経路設定ミスの要因分析とその対策手法の提案

近藤匠, 山口由紀子, 嶋田創, 高倉弘喜

情報処理学会第77回全国大会予稿集, 4W-08

トラフィックデータとバイナリのFuzzy Hash値に基づくマルウェア分類手法と評価

蛭田将平, 山口由紀子, 嶋田創, 高倉弘喜

電子情報通信学会技術報告, Vol. 114, No. 489, ICSS2014-96, pp. 199-204

Malware Classification Method Based on Sequence of Traffic Flow 国際会議

H. Lim, Y. Yamaguchi, H. Shimada, and H. Takakura

1st International Conference on Informaiton Systems Security and Privacy

Reliability-Configurable Mixed-Grained Reconfigurable Array Compatible with High-Level Synthesis 国際会議

M. Hashimoto, D. Alnajjar, H. Konoura, Y. Mitsuyama, H. Shimada, K. Kobayashi, H. Kanbara, H. Ochi, T. Imagawa, K. Wakabayashi, T. Onoye, and H. Onodera

Proceedings of Asia and South Pacific Design Automation Conference (ASP-DAC)

名古屋大学における情報サービスの運用改善を目的としたシステムトラブル対応DBの構築

瀬川午直, 出口大輔, 渥美紀寿, 加藤芳秀, 嶋田創, 荻野正雄, 小川泰弘, 大野誠寛, 川田良文, 山田一成

大学ICT推進協議会年次大会 AXIES 2014, F3C-5, pp. 1-5

Network Access Control by FPGA-Based Network Switch using HW/SW Cooperated IDS, 国際会議

Shun Yanase, Hajime Shimada, Yukiko Yamaguchi, Hajime Shimada

IEICE Technical Report, Vol. 114, No. 286, IA2014-52, pp. 91-96

Unknown Attack Detection by Multistage One-Class SVM Focusing on Communication Interval 国際会議

S. Araki, Y. Yamaguchi, H. Shimada, and H. Takakura

The 2014 Cybersecurity Data Mining Competition and Workshop

ネットワークトラフィックフローにおけるシーケンスパターンに基づくマルウェア分類手法

林孝英, 山口由紀子, 嶋田創, 高倉弘喜

コンピュータセキュリティシンポジウム2014 (CSS2014), 2D1-1, pp. 394-401

HEMS機器に対する不正操作防止手法の提案

三木太一, 山口由紀子, 嶋田創, 高倉弘喜

平成26年度電気・電子・情報関係学会東海支部連合大会, O4-4, p.1

　前のページ - 次のページ　

<嶋田 創>

講演・口頭発表等 - 嶋田 創

<嶋田　創>

講演・口頭発表等 - 嶋田　創