研究者詳細 - 枝廣　正人

論文 - 枝廣　正人

分割表示 209 件中 61 - 80 件目／全件表示 >>

ヘテロマルチプロセッサシステム向けプロセッサ間通信の自動合成 (リコンフィギャラブルシステム)

石田薫史, 安藤友樹, 本田晋也, 高田広章, 枝廣正人

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 113 巻 ( 325 ) 頁： 63 - 68 2013年11月

記述言語：日本語出版者・発行元：一般社団法人電子情報通信学会

本論文ではヘテロジニアス構成のマルチプロセッサSoC向けのプロセッサ間通信の自動合成手法を述べる.プロセッサコア内臓のFPGAの登場など,ヘテロマルチプロセッサシステムの利用が進む一方で,プロセッサ間通信を設計・実装するコストが問題となっている.我々は,多くのヘテロマルチプロセッサシステムが持つ,共有メモリ,プロセッサ間割込みに着目し,プロセッサ間通信を設計・実装する.さらに,設計効率を向上するために,抽象度の高い記述からターゲット向けの通信実装を自動合成する手法を述べる.実現した通信実装を実際のヘテロマルチプロセッサシステム上に実現し,プロセッサ間通信の動作を確認した.

割込み処理を考慮したシステムレベル設計手法 (VLSI設計技術デザインガイア2013 : VLSI設計の新しい大地)

安藤友樹, 石田薫史, 本田晋也, 高田広章, 枝廣正人

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 113 巻 ( 320 ) 頁： 119 - 124 2013年11月

記述言語：日本語出版者・発行元：一般社団法人電子情報通信学会

本論文は,割込み処理を抽象化することで,デバイスとの間で入出力がある制御システムをシステムレベルで設計する手法を述べる.制御システムは複雑化,処理の高度化が進んでおり,設計効率を向上するために制御システムの設計抽象度を上げる必要がある.抽象度の高い設計手法としてシステムレベル設計手法があるが,既存のものはマルチメディアシステムが主な設計対象であり,デバイスなど外部との入出力が必要な制御システムを扱うことができない.我々はデバイスとの入出力に加え,割込みと割込み処理を抽象化し,システムレベルにて制御システムを扱えるモデルを提案する.シリアルドライバを対象とした評価実験により,提案する制御システムモデルを利用することで,小さなオーバヘッドで制御システムを抽象度高く設計可能なことを示す.

割込み処理を考慮したシステムレベル設計手法 (ディペンダブルコンピューティングデザインガイア2013 : VLSI設計の新しい大地)

安藤友樹, 石田薫史, 本田晋也, 高田広章, 枝廣正人

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 113 巻 ( 321 ) 頁： 119 - 124 2013年11月

記述言語：日本語出版者・発行元：一般社団法人電子情報通信学会

単方向1:1高速同期機構を用いた組込み制御並列化

中村陸 , 荒川文男 , 枝廣正人

情報処理学会研究報告. [システムソフトウェアとオペレーティング・システム] 2013 巻 ( 11 ) 頁： 1 - 6 2013年11月

記述言語：日本語出版者・発行元：一般社団法人情報処理学会

組込み制御領域において,マルチ・メニーコア化とこれを活用するための制御ソフトウェアの並列化が進められている.しかし期待される処理性能のボトルネックとして,タスクスケジューリングやプロセッサ間通信のオーバヘッドが存在する.1 コア 1 タスクに静的割付けし,単方向 1:1 高速同期機構による通信を用いることで,モータ制御モデルを用いた性能評価において,メニーコア向け高機能 OS 利用と比較して通信時間を 25 分の 1 とし,実行サイクルを逐次実行よりも 25% 程度低減することができた.

単方向1:1高速同期機構を用いた組込み制御並列化

中村陸 , 荒川文男 , 枝廣正人

情報処理学会研究報告. EMB, 組込みシステム 2013 巻 ( 11 ) 頁： 1 - 6 2013年11月

記述言語：日本語出版者・発行元：一般社団法人情報処理学会

マルチレート制御モデルのイベントドリブンプロセッサ実装

大川禎 , 枝廣正人

情報処理学会研究報告. EMB, 組込みシステム 2013 巻 ( 2 ) 頁： 1 - 7 2013年9月

記述言語：日本語出版者・発行元：一般社団法人情報処理学会

近年,マルチコア・メニーコアが組込みシステムにおいても主流となりつつある.また,制御システムの大規模複雑化による開発工数の増大が課題となっている.そのため,メニーコアであるイベントドリブンプロセッサを用い,タスクをコアに対応させることで制御モデルの実装を行うことを考える.これにより,同一コア内でのタスクスケジューリングが不要となり,開発工数の削減が期待できる.このとき,複数の制御周期が混在するマルチレートモデル,特に制御周期が動的に変化する場合が課題となる.本論文ではマルチレート制御モデルをイベントドリブンプロセッサに実現する手法を提案し,ベンチマークとして制御モデルを実装することで,提案手法の有効性を評価した.

差分方程式の解析的な並列化とそのモデリング

鈴木悠太 , 枝廣正人

情報処理学会研究報告. EMB, 組込みシステム 2013 巻 ( 1 ) 頁： 1 - 8 2013年9月

記述言語：日本語出版者・発行元：一般社団法人情報処理学会

本研究では,組込み制御システムにおいて近年研究が進められているモデルベース並列化に着目し,制御系の離散実装時に多くあらわれる差分方程式に対して,並列化前後の誤差を 0 にする,前進差分型・後退差分型の各並列化手法とそのモデリング手法を提案する.提案手法を用いて MATLAB/Simulink で記述された実際のモータ制御モデルを並列設計し,前進差分型と比較して後退差分型の並列性の性能向上を示すと共に,従来経験的に与えられていた遅延要素の初期値設定に関して,解析的な導出方法を提案する.従来のアプローチを適用できないモデルに対して,提案手法の有効性を実証する.

CSP理論にもとづいた制御モデルのマルチコア実装向けタスク割当て (コンピュータシステム組込み技術とネットワークに関するワークショップETNET2013)

大川禎, 枝廣正人, 久村孝寛

電子情報通信学会技術研究報告 : 信学技報 112 巻 ( 481 ) 頁： 133 - 138 2013年3月

記述言語：日本語出版者・発行元：一般社団法人電子情報通信学会

近年,マルチコア・メニーコアが組込みシステムにおいても主流となりつつある.また,制御処理を記述する上で有効なソフトウェアモデルとして,CSP (Communicating Sequential Processes)があげられる.本論文では,汎用マイクロコントローラベースのマルチコアシステムをターゲットとし,CSPにより記述されたモーター制御モデルの実装を行い,実行時間が最小となるタスク割当てパターンを非線形計画問題によって発見した.また,従来手法から得られたタスク割り当てパターンと性能比較を行った結果,従来手法に比べ15%性能を改善することができた.

CSP理論にもとづいた制御モデルのマルチコア実装向けタスク割当て (ディペンダブルコンピューティング組込み技術とネットワークに関するワークショップETNET2013)

大川禎, 枝廣正人, 久村孝寛

電子情報通信学会技術研究報告 : 信学技報 112 巻 ( 482 ) 頁： 133 - 138 2013年3月

記述言語：日本語出版者・発行元：一般社団法人電子情報通信学会

サイバーフィジカルシステムとLSI設計技術 (VLSI設計技術)

加藤真平, 枝廣正人

電子情報通信学会技術研究報告 : 信学技報 112 巻 ( 451 ) 頁： 67 - 69 2013年3月

記述言語：日本語出版者・発行元：一般社団法人電子情報通信学会

我が国が直面する環境負荷や少子高齢化など深刻な社会問題への対応,そして停滞する電子産業の再活性化のためには,社会と情報通信技術の双方に革新を促す統合基盤システムの研究開発が急務である.その1つとしてサイバー技術と実世界の調和を図るサイバーフィジカルシステム(CPS)が注目を集めている.CPSは分野横断型の複合コンピュータシステムであり,未だ体系的モデルをもたない研究分野でも.個々の要素技術においても,今日の最先端技術ではCPSの性能要求や機能要求を満たすことができない場合も少なくない.本稿ではCPSに関する世界の動向といくつかの事例に触れ,プラットフォームとアプリケーションの観点から特に最適化問題に焦点を充ててLSI設計技術活用の可能性について論じる.

A Channel-based Communication/Synchronization Model for SW-HW Multitasking on Dynamically Partially Reconfigurable FPGAs (VLSI設計技術)

Jozwik Krzystof, Honda Shinya, Edahiro Masato, Tomiyama Hiroyuki, Takada Hiroaki

電子情報通信学会技術研究報告 : 信学技報 112 巻 ( 375 ) 頁： 135 - 140 2013年1月

A Channel-based Communication/Synchronization Model for SW-HW Multitasking on Dynamically Partially Reconfigurable FPGAs (リコンフィギャラブルシステム)

Jozwik Krzystof, Honda Shinya, Edahiro Masato, Tomiyama Hiroyuki, Takada Hiroaki

電子情報通信学会技術研究報告 : 信学技報 112 巻 ( 377 ) 頁： 135 - 140 2013年1月

A Channel-based Communication/Synchronization Model for SW-HW Multitasking on Dynamically Partially Reconfigurable FPGAs (コンピュータシステム)

Jozwik Krzystof, Honda Shinya, Edahiro Masato, Tomiyama Hiroyuki, Takada Hiroaki

電子情報通信学会技術研究報告 : 信学技報 112 巻 ( 376 ) 頁： 135 - 140 2013年1月

Data Transfer Matters for GPU Computing

Fujii Yusuke, Azumi Takuya, Nishio Nobuhiko, Kato Shinpei, Edahiro Masato

2013 19TH IEEE INTERNATIONAL CONFERENCE ON PARALLEL AND DISTRIBUTED SYSTEMS (ICPADS 2013) 頁： 275 - 282 2013年

GPU Implementations of Object Detection using HOG Features and Deformable Models

Hirabayashi, M; Kato, S; Edahiro, M; Takeda, K; Kawano, T; Mita, S

2013 IEEE 1ST INTERNATIONAL CONFERENCE ON CYBER-PHYSICAL SYSTEMS, NETWORKS, AND APPLICATIONS (CPSNA) 頁： 106 - 111 2013年

Power and Performance of GPU-accelerated Systems: A Closer Look

Abe Yuki, Sasaki Hiroshi, Kato Shinpei, Inoue Koji, Edahiro Masato, Peres Martin

2013 IEEE INTERNATIONAL SYMPOSIUM ON WORKLOAD CHARACTERIZATION (IISWC 2013) 頁： 109 - + 2013年

非対称数字表現に対する平均ハミング重みの最適化

スッパキットパイサーンウォラポン, 枝廣正人, 今井浩

電子情報通信学会技術研究報告. COMP, コンピュテーション 112 巻 ( 93 ) 頁： 79 - 86 2012年6月

記述言語：英語出版者・発行元：一般社団法人電子情報通信学会

本研究ではマルチスカラー倍算における非対称数字表現の平均的な効率を定める手法を提案する。マルチスカラー倍算は楕円曲線デジタル署名アルゴリズム(ECDSA)において最も計算時間を要する演算であるため、表現数字集合拡大をはじめ様々な研究がされている。表現数字集合を拡大するとマルチスカラー倍算は高速化されるが、前処理に長い時間を要する。そこで、我々は非対称数字表現を提案し、マルコフ連鎖やグラフ理論を利用して解析を行った。その結果、非対称数字表現は前処理を拡大数字集合ほど必要とせず、効率も高いと確認できた。

高位合成によるSTPエンジン及びFPGAへのAES/ADPCMの実装と評価

石田薫史, 柴田誠也, 安藤友樹, 本田晋也, 高田広章, 枝廣正人

電子情報通信学会技術研究報告. RECONF, リコンフィギャラブルシステム : IEICE technical report 112 巻 ( 70 ) 頁： 77 - 82 2012年5月

記述言語：日本語出版者・発行元：一般社団法人電子情報通信学会

SoCの専用ハードウェアの代替技術として注目を集める再構成技術の性能を確かめるため,動的再構成ハードウェアであるSTPエンジンおよび静的再構成ハードウェアであるFPGAの比較を行った.比較のために両ハードウェアにC言語で記述されたAESおよびADPCMのアプリケーションを高位合成を用いて実装した.実装にはそれぞれのハードウェアで同じ高位合成ツールを利用した統合開発環境を用いた.比較には面積,状態数,サイクル数,周波数,実行時間の5点に着目し,STPとFPGAの性能について評価を行った.

Efficient Algorithms for Extracting Pareto-optimal Hardware Configurations in DEPS Framework

KAWASHIMA HIROTAKA, ZENG GANG, TAKASE HIDEKI, Masato Edahiro, Hiroaki Takada

情報処理学会論文誌論文誌トランザクション 5 巻 ( 0 ) 頁： 133 - 142 2012年

記述言語：英語出版者・発行元：一般社団法人情報処理学会

A dynamic energy performance scaling (DEPS) framework has been proposed as a generalization of dynamic voltage frequency scaling (DVFS). The DEPS framework selects an energy-optimal hardware configuration at runtime. To reduce runtime overhead, Pareto-optimal combinations of hardware configurations should be provided via DEPS profiling during the design phase. The challenge of DEPS profiling lies in extracting the Pareto-optimal combinations efficiently from the exponential search space. We propose two exact algorithms to reduce the number of calculations in DEPS profiling. These algorithms can be used with common search algorithms. We also propose a heuristic algorithm for searching Pareto-optimal configurations efficiently. Extensive experiments are performed, and they demonstrate that the proposed algorithms can complete DEPS profiling within a reasonable amount of time and generate optimal DEPS profiles. It is believed that the proposed algorithms will enable easy application of the DEPS framework in practice.

DOI： 10.2197/ipsjtsldm.5.133

Special Section on Discrete Mathematics and Its Applications

CHAO Jinhui, EDAHIRO Masato, FUJITO Toshihiro, HAGIHARA Kenichi, HANDA Keiichi, HIRAISHI Kunihiko, ITO Hiro, MAMBO Masahiro, MATSUI Tomomi, MIYANO Eiji, OKAMOTO Eiji, OSAWA Shingo, OKABE Yasuo, IMAI Keiko

IEICE transactions on fundamentals of electronics, communications and computer sciences 84 巻 ( 5 ) 頁： 1093 2001年5月

　前のページ - 次のページ　

<枝廣 正人>

論文 - 枝廣 正人

<枝廣　正人>

論文 - 枝廣　正人