研究者詳細 - 増田　豊

講演・口頭発表等 - 増田　豊

分割表示 >> ／全件表示 78 件中 1 - 78 件目

Piecewise-Linear Approximation of Self-Attention and Its Accuracy-Aware Training for Area-Efficient Vision Transformer Inference Accelerator 国際会議

T. Kawamura, Y. Masuda, and T. Ishihara

International Symposium on Quality Electronic Design (ISQED) 2025年4月

A Mixed Signal Simulation Framework based on Verilog and SPICE for Optoelectronic Neural Network Circuits

王淳露, 増田豊, 石原亨

第252回ARC・第208回SLDM・第68回EMB合同研究発表会（ETNET2025) 2025年3月19日

反復計算回数と演算ビット幅の削減に基づくクリティカルパス・アイソレーション回路の低消費エネルギー化

山口明生, 増田豊, 石原亨

第252回ARC・第208回SLDM・第68回EMB合同研究発表会（ETNET2025) 2025年3月19日

線形SVM分類器の並列ハードウェア実装によるQAM復号の高速化

春田有希奈，増田豊，石原亨

情報処理学会第87 回全国大会 2025年3月13日

整数量子化と近似演算に基づくSelf Attetnion処理回路の省面積化

川村哲平，増田豊，石原亨

デザインガイア2024 2024年11月13日

Gain-Cell DRAMを活用する近しきい値電圧動作に適した行列積演算器

陳岱鋒，増田豊，石原亨

情報処理学会DA シンポジウム 2024年8月29日

Processing-in-Memory Accelerator Design with a Fully Synthesizable Cell-based DRAM 国際会議

T. -F. Chen, Y. Masuda, and T. Ishihara

University Fair of DATE2024 2024年3月

Dual-OS-based DVFS on a RISC-V Hardware Platform for Energy Efficient Real time Computing 国際会議

T. -F. Chen, T. Komori, Y. Masuda, and T. Ishihara

Workshop 07 – Enabling rapid and sustainable RISC-V based research using open source HW and SW of DATE2024 2024年3月

An optoelectronic pipelined convolutional-RNN architecture for energy-efficient AI accelerator 国際会議

C. Wang, Y. Masuda, T. Ishihara

25th Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI)

A Design Strategy for Processing-in-Memory Accelerators Using Cell-based DRAM 国際会議

T. -F. Chen, Y. Masuda, T. Ishihara

25th Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI)

計算品質を考慮した適者生存戦略に基づき近似計算の品質検証を高速化するファジングテスト手法

本多佑成, 増田豊, 石原亨

第248回ARC・第205回SLDM・第65回EMB合同研究発表会 2024年3月

A Standard Cell Memory Based on 2T Gain Cell DRAM for Memory-Centric Accelerator Design 国際会議

T. -F. Chen, Y. Masuda, and T. Ishihara

36th IEEE International System-On-Chip Conference (SOCC) 2023年9月

Gain-Cell構造に基づく完全合成可能なスタンダードセルベースDRAM

陳岱鋒，増田豊，石原亨

情報処理学会DA シンポジウム 2023年8月31日

Feedback-tuned fuzzing for accelerating quality verification of approximate computing design 国際会議

Y. Honda, Y. Masuda, T. Ishihara

International Symposium on On-Line Testing and Robust System Design (IOLTS) 2023年7月

An Efficient Fault Injection Algorithm for Identifying Unimportant FFs in Approximate Computing Circuits 国際会議

J. Lu, Y. Masuda, and T. Ishihara

Proc. IEEE Design, Automation and Test in Europe Conference (DATE) 2023年4月

近似計算回路の低消費電力化に向けた故障挿入を用いた冗長なフリップフロップの特定

陸佳萱, 増田豊, 石原亨

電子情報通信学会 VLSI 設計技術研究会 2023年3月3日

RISC-V プロセッサにおける軽量デュアル OS 実行支援機構

小森工, 増田豊, 石原亨

第202回SLDM研究発表会 2023年3月

近似計算の品質検証に向けたファジングのフィードバック調整手法の一検討

本多佑成, 増田豊, 石原亨

第202回SLDM研究発表会 2023年3月

ファジングを用いた近似コンピューティング回路のハードウェアトロイ検出

香村祐樹, 増田豊, 石原亨

第199回SLDM研究発表会 2022年11月11日

ポストムーア時代を切り拓く設計検証技術

増田　豊

第8回NCES シンポジウム

Importance Evaluation Methodology of FFs for Design Optimization of Approximate Computing Circuits 国際会議

J. Lu, Y. Masuda, T. Ishihara

24th Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI)

DVFS virtualization for energy minimization of mixed-criticality dual-OS platforms 国際会議

T. Komori, Y. Masuda, T. Ishihara

IEEE International Conference on Embedded and Real-Time Computing Systems and Applications (RTCSA) 2022年8月

省面積と低電力を両立する光電融合RNN アーキテクチャ

市川大生, 増田豊, 石原亨, 新家昭彦, 納富雅也

第35 回回路とシステムワークショップ 2022年8月

Power-Aware Pruning for Ultrafast, Energy-Efficient, and Accurate Optical Neural Network Design 国際会議

N. Hattori, Y. Masuda, T. Ishihara, A. Shinya, M. Notomi

Design Automation Conference (DAC) 2022年7月

DVFS Virtualization for Energy Minimization of Mixed-Criticality Dual-OS Platforms 国際会議

T. Komori, Y. Masuda, T. Ishihara

Work-in-Progress (WIP) sessions at Design Automation Conference (DAC) 2022年7月

Optoelectronic Implementation of Compact and Power-Efficient Recurrent Neural Networks 国際会議

T. Ichikawa, Y. Masuda, T. Ishihara, A. Shinya, and M. Notomi

IEEE Computer Society Annual Symposium on VLSI (ISVLSI) 2022年7月

An Accuracy Reconfigurable Vector Accelerator based on Approximate Logarithmic Multipliers 招待有り

L. Hou, Y. Masuda, and T. Ishihara

電子情報通信学会 VLSI 設計技術研究会 2022年3月

An Accuracy Reconfigurable Vector Accelerator based on Approximate Logarithmic Multipliers 国際会議

L. Hou, Y. Masuda, and T. Ishihara

Asia and South Pacific Design Automation Conference (ASP-DAC) 2022年1月

近似コンピューティング回路の品質検証を高速化するファジングテスト法

本多佑成，増田豊，石原亨

第195回SLDM研究発表会 2021年10月15日

近似コンピューティング回路の設計最適化に向けた計算重要度評価技術

陸佳萱，増田豊，石原亨

第195回SLDM研究発表会 2021年10月15日

ファジングと高位合成を用いた近似コンピューティング回路のタイミング検証手法

熊谷僚太，増田豊，石原亨

第195回SLDM研究発表会 2021年10月15日

博士後期課程修了後、アカデミックポジションに就職するキャリアについて招待有り

増田豊

IEEE Kansai YP 第3回博士課程のキャリアについて語る会 2021年9月11日

デュアルOSと仮想化DVFSによるミックスドクリティカルシステムの消費エネルギー最小化

小森工，増田豊，石原亨

情報処理学会DA シンポジウム 2021年9月1日

タスクのリアルタイム応答を保証する近似最小エネルギー点追跡

小森工, 増田豊, 塩見準, 石原亨

第34 回回路とシステムワークショップ 2021年8月26日

Dynamic Verification of Approximate Computing Circuits using Coverage-based Grey-box Fuzzing 国際会議

K. Yoshisue, Y. Masuda, T. Ishihara

International Symposium on On-Line Testing and Robust System Design (IOLTS) 2021年6月30日

リアルタイムシステムにおけるプロセッサの最小エネルギー点追跡手法

小森工，増田豊，塩見準，石原亨

LSI とシステムのワークショップ 2021年5月10日

Integration of Minimum Energy Point Tracking and Soft Real-Time Scheduling for Edge Computing 国際会議

T. Komori, Y. Masuda, J. Shiomi, and T. Ishihara

International Symposium on Quality Electronic Design (ISQED) 2021年4月7日

Optical-Electronic Implementation of Artificial Neural Network for Ultra-Fast and Accurate Inference Processing 国際会議

N. Hattori, Y. Masuda, T. Ishihara, J. Shiomi, A. Shinya, and M. Notomi

SPIE optoelectronics, photonic materials and devices conference (OPTO), part of SPIE Photonics West

An Accuracy Reconfigurable Multiply-Accumulate Unit Based on Operand-Decomposed Mitchell's Multiplier 国際会議

L. Hou, Y. Masuda, and T. Ishihara

23rd Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI)

Mode-Wise Voltage-Scalable Design with Activation-Aware Slack Assignment for Energy Minimization 招待有り

T. Cheng

電子情報通信学会 VLSI設計技術研究会 2021年3月

集積回路の潜在能力を100%引き出す設計技術招待有り

増田　豊

情報処理学会第83 回全国大会IPSJ-ONE 2021

Critical Path Isolation and Bit-Width Scaling Are Highly Compatible for Voltage Over-Scalable Design 国際会議

Y. Masuda, J. Nagayama, T. Cheng, T. Ishihara, Y. Momiyama, and M. Hashimoto

IEEE Design, Automation and Test in Europe Conference (DATE)

Mode-wise Voltage-scalable Design with Activation-aware Slack Assignment for Energy Minimization 国際会議

T. Y. Cheng, Y. Masuda, J. Nagayama, Y. Momiyama, J. Chen, and M. Hashimoto

Asia and South Pacific Design Automation Conference (ASP-DAC)

An Accuracy Reconfigurable Vector Accelerator based on Approximate Logarithmic Multipliers 国際会議

L. Hou, Y. Masuda, T. Ishihara

Asia and South Pacific Design Automation Conference (ASP-DAC) 2022年1月

ポストムーア時代に向けた回路設計検証技術

増田　豊

第7 回NCES シンポジウム

ファジングを用いた近似コンピューティング回路の品質検証手法の一検討

吉末和樹，増田豊，石原亨

デザインガイア

クリティカルパス・アイソレーションとビット幅削減を用いた過電圧スケーリング向け省電力設計手法

増田豊, 長山準, 鄭泰禹, 石原亨, 籾山陽一, 橋本昌宜

情報処理学会DA シンポジウム

集積ナノフォトニクスに基づく光ニューラルネットワークを対象とした回路アーキテクチャ探索

服部直樹, 増田豊, 石原亨, 塩見準, 新家昭彦, 納富雅也

第33回回路とシステムワークショップ

Real-time Minimum Energy Point Tracking Using a Predetermined Optimal Voltage Setting Strategy 国際会議

K. Kiyawat, Y. Masuda, J. Shiomi, and T. Ishihara

IEEE Computer Society Annual Symposium on VLSI (ISVLSI)

Variation-Tolerant Voltage Over-Scalable Design with Critical Path Isolation and Bit-Width Scaling 国際会議

Y. Masuda, J. Nagayama, T. Y. Cheng, T. Ishihara, Y. Momiyama, and M. Hashimoto

International Workshop on Logic & Synthesis (IWLS)

EEC: Energy Efficient Computing via Dynamic Voltage Scaling and In-Network Optical Processing 国際会議

Tohru Ishihara, Jun Shiomi, Yutaka Masuda, Ryosuke Matsuo

ニューラルネットワークの集積ナノフォトニクス実装に適した回路構造探索

服部直樹, 増田豊, 石原亨, 塩見準, 新家昭彦, 納富雅也

電子情報通信学会VLSI設計技術研究会

遅延故障に起因する回路寿命分布の確率的高速推定手法

富山葉月, 増田豊, 石原亨

電子情報通信学会VLSI設計技術研究会

待ち行列理論を用いた確率的回路寿命推定シミュレータの高速化

富山葉月, 増田豊, 石原亨

電気関係学会関西連合大会

集積ナノフォトニクスに基づく光ニューラルネットワーク

服部直樹, 増田豊, 石原亨

ET&IoT Technology

確率的回路寿命推定シミュレータの高速化

富山葉月, 増田豊, 石原亨

ET&IoT Technology

An Optical Neural Network Architecture based on Highly Parallelized WDM-Multiplier-Accumulator 国際会議

Tohru Ishihara, Jun Shiomi, Naoki Hattori, Yutaka Masuda, Akihiko Shinya, and Masaya Notomi

IEEE/ACM Workshop on Photonics-Optics Technology Oriented Networking, Information and Computing Systems

Activation-Aware Slack Assignment (ASA) for Mode-Wise Power Saving in High-End ISP 国際会議

Jun Nagayama, Yutaka Masuda, Masayuki Takeshige, Yoshimasa Ogawa, Masanori Hashimoto, and Yoichi Momiyama

Design Automation Conference, Designer/IP Track

FPGA を用いた動的電源ノイズ下でのエラー予告FF の動作検証

西孝将, 増田豊, 橋本昌宜

電子情報通信学会総合大会

Comparing voltage adaptation performance between replica and in-situ timing monitors 国際会議

2018 IEEE/ACM International Conference on Computer-Aided Design (ICCAD)

エラー予告FF とレプリカの電圧マージン制御性能の定量的比較

増田豊, 長山準, 武野紘宜, 小川芳正, 籾山陽一, 橋本昌宜

情報処理学会DAシンポジウム

性能ばらつきを克服する適応的電圧制御の設計と製造後テスト手法

増田豊, 橋本昌宜

電子情報通信学会LSI とシステムのワークショップ

MTTF-aware design methodology for adaptive voltage scaling 招待有り国際会議

Masanori Hashimoto and Yutaka Masuda

China Semiconductor Technology International Conference

過電圧スケーリングを用いた不正確計算による消費電力削減の検討

佐藤雅紘, 増田豊, 橋本昌宜

電子情報通信学会VLSI 設計技術研究会

MTTF-aware design methodology of error prediction based adaptively voltage-scaled circuits 国際会議

Yutaka Masuda and Masanori Hashimoto

23rd Asia and South Pacific Design Automation Conference

Design and test of adaptively voltage scaled circuits 国際会議

Yutaka Masuda and Masanori Hashimoto

SIGDA Student Research Forum at 23rd Asia and South Pacific Design Automation Conference

エラー予告ベース適応的電圧制御のMTTF 考慮設計手法

増田豊, 橋本昌宜

情報処理学会DA シンポジウム

Critical path isolation for time-to-failure extension and lower voltage operation 国際会議

Yutaka Masuda, Masanori Hashimoto, and Takao Onoye

2016 IEEE/ACM International Conference on Computer-Aided Design

確率的回路寿命予測手法の計算安定性と確率取り扱いの妥当性に関する考察

佐藤雅紘, 増田豊, 飯塚翔一, 尾上孝雄, 橋本昌宜

情報処理学会DA シンポジウム

低電圧・長寿命動作に向けたクリティカルパス・アイソレーション手法

増田豊, 尾上孝雄, 橋本昌宜

情報処理学会DA シンポジウム

Hardware-simulation correlation of timing error detection performance of software-based error detection mechanisms 国際会議

Yutaka Masuda, Masanori Hashimoto, and Takao Onoye

2016 IEEE 22nd International Symposium on On-Line Testing and Robust System Design

Measurement of timing error detection performance of software-based error detection mechanisms and its correlation with simulation 国際会議

Yutaka Masuda and Masnaori Hashimoto

ACM International Workshop on Timing Issues in the Specification and Synthesis of Digital Systems (TAU)

Performance evaluation of software-based error detection mechanisms for localizing electrical timing failures under dynamic supply noise 国際会議

Yutaka Masuda, Masanori Hashimoto, and Takao Onoye

2015 IEEE/ACM International Conference on Computer-Aided Design

マージンの最小化に向けた適応的速度制御の設計と性能評価

増田豊, 橋本昌宜, 尾上孝雄

STARCフォーラム2015

Stochastic timing error rate estimation under process and temporal variations 国際会議

Shoichi Iizuka, Yutaka Masuda, Masanori Hashimoto, and Takao Onoye

2015 IEEE International Test Conference (ITC)

電源ノイズ起因タイミング故障のデバッグにおけるC 言語ベース故障検出手法の有効性評価

増田豊, 尾上孝雄, 橋本昌宜

情報処理学会DA シンポジウム

電源ノイズ起因電気的故障を対象としたソフトウェアベース高速エラー検出手法の性能評価

増田豊, 橋本昌宜, 尾上孝雄

STARC シンポジウム

電源ノイズ起因電気的故障を対象としたソフトウェアベース高速エラー検出手法の性能評価

増田豊, 尾上孝雄, 橋本昌宜

情報処理学会DA シンポジウム

　前のページ - 次のページ　

<増田 豊>

講演・口頭発表等 - 増田 豊

<増田　豊>

講演・口頭発表等 - 増田　豊