Updated on 2024/04/01
博士 (情報科学) （ 2019.3 大阪大学 ）
verification and post-silicon validation for VLSI
reliable VLSI design
low-power design
Informatics / Computer system / Low Power Design
低消費電力のための電圧マージン最小化に向けた設計手法と実装技術に関する研究
近似コンピューティング効率を極限まで高める潜在性能活用型 VLSI の研究
近似コンピューティング回路の遅延特性と計算重要度を融合した新CAD技術の開発
ファジングを用いた近似コンピューティング回路のテスト技術
科学技術振興機構 (JST) さきがけ研究員 (兼務)
2020.11 - 2022.3
Country：Japan
Nagoya University Assistant Professor
2019.4 - 2022.11
Osaka University Graduate School, Division of Information Science
- 2019.3
Country： Japan
電子情報通信学会
情報処理学会
Institute of Electrical and Electronics Engineers
Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI2024) technical program committee
2023.8 - 2024.3
Committee type：Academic society
IEEE Asia and South Pacific Design Automation Conference (ASP-DAC2024) technical program committee
2023.4 - 2024.1
Committee type：Academic society
Asia and South Pacific Design Automation Conference (ASP-DAC) 2025 Web Publicity Co-chair
2023.1 - 2025.3
Committee type：Other
電子情報通信学会 回路とシステム研究会 専門委員
2022.6
Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI2022) technical program committee
2022.6 - 2022.10
Committee type：Academic society
IPSJ-ONE 企画実施委員会 幹事
2022.4 - 2023.3
回路とシステムワークショップ C分科会実行委員
2021.11 - 2025.10
Committee type：Other
Asia and South Pacific Design Automation Conference (ASP-DAC) 2023 Web Publicity Co-chair
2021.9 - 2023.1
Committee type：Other
IEEE Asia and South Pacific Design Automation Conference (ASP-DAC2022) technical program committee
2021.8 - 2022.1
Committee type：Academic society
SASIMI 2022 Registration Chair
2021.6 - 2022.10
Committee type：Academic society
IPSJ-ONE 企画実施委員会 運営委員
2021.4 - 2022.3
Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI2021) technical program committee
2020.11 - 2021.3
Committee type：Academic society
IEICE Special Section on Circuits and Systems 小特集編集委員
2020.9 - 2021.11
IEEE Asia and South Pacific Design Automation Conference (ASP-DAC2021) technical program committee
2020.7 - 2021.1
Committee type：Academic society
システムとLSIの設計技術研究会 新研究会 担当委員
2020.4 - 2023.3
IPSJ Transactions on System LSI Design Methodology 編集委員
2020.4 - 2022.3
Committee type：Academic society
IEEE Asia and South Pacific Design Automation Conference (ASP-DAC2020) technical program committee
2019.7 - 2020.1
Committee type：Academic society
回路とシステムワークショップ 会場担当幹事
2019.6 - 2020.8
Committee type：Academic society
システムとLSIの設計技術研究会 運営委員
2019.4 - 2023.3
Committee type：Academic society
システムとLSIの設計技術研究会 デザインガイア ポスター幹事
2019.4 - 2019.11
Committee type：Academic society
SLDM研究会優秀発表賞
2021.9 情報処理学会
増田豊
CS領域奨励賞
2021.6 情報処理学会
増田豊
Outstanding Paper Award
2021.3 Workshop on Synthesis And System Integration of Mixed Information Technologies (SASIMI)
Lingxiao Hou, Yutaka Masuda and Tohru Ishihara
システムと信号処理サブソサエティ貢献賞
2020.8 システムと信号処理サブソサエティ
増田豊
第13回嵩賞
2020.3 大阪大学大学院情報科学研究科
増田 豊
研究会推薦博士論文
2019.8 情報処理学会
増田 豊
DA シンポジウム 2018 優秀発表学生賞
2019.8 SLDM研究会
増田 豊
2018 年度山下記念研究賞
2019.3 情報処理学会
増田 豊
DA シンポジウム 2017 優秀発表学生賞
2018.8 SLDM研究会
増田 豊
システム LSI 設計技術研究会 2017 年度最優秀発表学生賞
2018.8 SLDM研究会
増田 豊
IEEE CEDA All Japan Joint Chapter Academic Research Award
2018.8 IEEE CEDA All Japan Joint Chapter
増田 豊
DA シンポジウム 2018 優秀ポスター発表賞
2018.8 SLDM研究会
増田 豊
平成 29 年度 システムと LSI の設計技術研究会 優秀論文賞
2017.8 SLDM研究会
増田 豊
DA シンポジウム 2016 優秀発表学生賞
2017.8 SLDM研究会
増田 豊
IEEE 関西支部 学生研究奨励賞
2017.2 IEEE 関西支部
増田 豊
DA シンポジウム 2014 優秀発表学生賞
2015.8 SLDM研究会
増田 豊
Identification of redundant flip-flops using fault injection for low-power approximate computing circuits Reviewed
J. Lu, Y. Masuda, and T. Ishihara
IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences 2024.3
Virtualizing DVFS for Energy Minimization of Embedded Dual-OS Platform Reviewed
T. Komori, Y. Masuda, and T. Ishihara
IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences 2024.1
Dynamic Verification Framework of Approximate Computing Circuits using Quality-aware Coverage-based Grey-box Fuzzing Reviewed
Y. Masuda, Y. Honda, and T. Ishihara
IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences 2023.3
An Accuracy Reconfigurable Vector Accelerator based on Approximate Logarithmic Multipliers for Energy-Efficient Computing Reviewed
L. Hou, Y. Masuda, and T. Ishihara
IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences 2023.3
Activation-aware Slack Assignment Based Mode-wise Voltage Scaling for Energy Minimization Reviewed
T. Y. Cheng, Y. Masuda, J. Nagayama, Y. Momiyama, J. Chen, and M. Hashimoto
IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences 2022.3
Low-Power Design Methodology of Voltage Over-Scalable Circuit with Critical Path Isolation and Bit-Width Scaling Reviewed
Y. Masuda, J. Nagayama, T. Cheng, T. Ishihara, Y. Momiyama, and M. Hashimoto
IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences 2022.3
Approximate Minimum Energy Point Tracking and Task Scheduling for Energy-Efficient Real-Time Computing Reviewed
T. Komori, Y. Masuda, J. Shiomi, and T. Ishihara
IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences 2022.3
Neural Network Calculations at the Speed of Light Using Optical Vector-Matrix Multiplication and Optoelectronic Activation Reviewed
N. Hattori, J. Shiomi, Y. Masuda, T. Ishihara, A. Shinya, and M. Notomi
IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences 2021.11
Logarithm-Approximate Floating-Point Multiplier is Applicable to Power-Efficient Neural Network Training Reviewed
T. Y. Cheng, Y. Masuda, J. Chen, J. Yu, and M. Hashimoto
Integration, the VLSI Journal ( 74 ) page： 19-31 2020.9
MTTF-aware Design Methodology of Adaptive Voltage Scaled Circuit with Timing Error Predictive Flip-Flop Reviewed
Yutaka Masuda, Masanori Hashimoto
IEICE Transactions on Fundamentals of Electronics, Communications, and Computer Sciences Vol. E102-A ( 7 ) page： 867-877 2019.7
Activation-aware slack assignment for time-to-failure extension and power saving Reviewed
Yutaka Masuda, Takao Onoye, and Masanori Hashimoto
IEEE Transactions on Very Large Scale Integration (VLSI) Systems Vol. 26 ( 11 ) page： 2217-2229 2018.11
Performance evaluation of software-based error detection mechanisms for supply noise induced timing errors Reviewed
Yutaka Masuda, Takao Onoye, Masanori Hashimoto
IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences page： 1452-1463 2017.7
Processing-in-Memory Accelerator Design with a Fully Synthesizable Cell-based DRAM International conference
T. -F. Chen, Y. Masuda, and T. Ishihara
University Fair of DATE2024 2024.3
Dual-OS-based DVFS on a RISC-V Hardware Platform for Energy Efficient Real time Computing International conference
T. -F. Chen, T. Komori, Y. Masuda, and T. Ishihara
Workshop 07 – Enabling rapid and sustainable RISC-V based research using open source HW and SW of DATE2024 2024.3
An optoelectronic pipelined convolutional-RNN architecture for energy-efficient AI accelerator International conference
C. Wang, Y. Masuda, T. Ishihara
25th Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI)
A Design Strategy for Processing-in-Memory Accelerators Using Cell-based DRAM International conference
T. -F. Chen, Y. Masuda, T. Ishihara
25th Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI)
計算品質を考慮した適者生存戦略に基づき近似計算の品質検証を高速化するファジングテスト手法
本多 佑成, 増田 豊, 石原 亨
第248回ARC・第205回SLDM・第65回EMB合同研究発表会 2024.3
A Standard Cell Memory Based on 2T Gain Cell DRAM for Memory-Centric Accelerator Design International conference
T. -F. Chen, Y. Masuda, and T. Ishihara,
36th IEEE International System-On-Chip Conference (SOCC) 2023.9
Gain-Cell構造に基づく完全合成可能なスタンダードセルベースDRAM
陳岱鋒，増田豊，石原亨
情報処理学会DA シンポジウム 2023.8.31
Feedback-tuned fuzzing for accelerating quality verification of approximate computing design International conference
Y. Honda, Y. Masuda, T. Ishihara
International Symposium on On-Line Testing and Robust System Design (IOLTS) 2023.7
An Efficient Fault Injection Algorithm for Identifying Unimportant FFs in Approximate Computing Circuits International conference
2023.4
近似計算回路の低消費電力化に向けた故障挿入を用いた冗長なフリップフロッ プの特定
陸 佳萱, 増田 豊, 石原 亨
電子情報通信学会 VLSI 設計技術研究会 2023.3.3
RISC-V プロセッサにおける軽量デュアル OS 実行支援機構
小森 工, 増田 豊, 石原 亨
第202回SLDM研究発表会 2023.3
近似計算の品質検証に向けたファジングのフィードバック調整手法の一検討
本多 佑成, 増田 豊, 石原 亨
第202回SLDM研究発表会 2023.3
ファジングを用いた近似コンピューティング回路のハードウェアトロイ検出
香村 祐樹, 増田 豊, 石原 亨
第199回SLDM研究発表会 2022.11.11
ポストムーア時代を切り拓く設計検証技術
増田 豊
第8回NCES シンポジウム
Importance Evaluation Methodology of FFs for Design Optimization of Approximate Computing Circuits International conference
J. Lu, Y. Masuda, T. Ishihara
24th Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI)
DVFS virtualization for energy minimization of mixed-criticality dual-OS platforms International conference
T. Komori, Y. Masuda, T. Ishihara
IEEE International Conference on Embedded and Real-Time Computing Systems and Applications (RTCSA) 2022.8
省面積と低電力を両立する光電融合RNN アーキテクチャ
市川大生, 増田豊, 石原亨, 新家昭彦, 納富雅也
第35 回回路とシステムワークショップ 2022.8
Power-Aware Pruning for Ultrafast, Energy-Efficient, and Accurate Optical Neural Network Design International conference
N. Hattori, Y. Masuda, T. Ishihara, A. Shinya, M. Notomi
Design Automation Conference (DAC) 2022.7
DVFS Virtualization for Energy Minimization of Mixed-Criticality Dual-OS Platforms International conference
T. Komori, Y. Masuda, T. Ishihara
Work-in-Progress (WIP) sessions at Design Automation Conference (DAC) 2022.7
Optoelectronic Implementation of Compact and Power-Efficient Recurrent Neural Networks International conference
T. Ichikawa, Y. Masuda, T. Ishihara, A. Shinya, and M. Notomi
IEEE Computer Society Annual Symposium on VLSI (ISVLSI) 2022.7
An Accuracy Reconfigurable Vector Accelerator based on Approximate Logarithmic Multipliers Invited
L. Hou, Y. Masuda, and T. Ishihara
電子情報通信学会 VLSI 設計技術研究会 2022.3
An Accuracy Reconfigurable Vector Accelerator based on Approximate Logarithmic Multipliers International conference
L. Hou, Y. Masuda, and T. Ishihara
Asia and South Pacific Design Automation Conference (ASP-DAC) 2022.1
近似コンピューティング回路の品質検証を高速化するファジングテスト法
本多 佑成，増田豊，石原亨
第195回SLDM研究発表会 2021.10.15
近似コンピューティング回路の設計最適化に向けた計算重要度評価技術
陸 佳萱，増田豊，石原亨
第195回SLDM研究発表会 2021.10.15
ファジングと高位合成を用いた近似コンピューティング回路のタイミング検証手法
熊谷 僚太，増田豊，石原亨
第195回SLDM研究発表会 2021.10.15
博士後期課程修了後、アカデミックポジションに就職するキャリアについて Invited
増田 豊
IEEE Kansai YP 第3回 博士課程のキャリアについて語る会 2021.9.11
デュアルOSと仮想化DVFSによるミックスドクリティカルシステムの消費エネルギー最小化
小森工，増田豊，石原亨
情報処理学会DA シンポジウム 2021.9.1
タスクのリアルタイム応答を保証する近似最小エネルギー点追跡
小森工, 増田豊, 塩見準, 石原亨
第34 回回路とシステムワークショップ 2021.8.26
Dynamic Verification of Approximate Computing Circuits using Coverage-based Grey-box Fuzzing International conference
K. Yoshisue, Y. Masuda, T. Ishihara
International Symposium on On-Line Testing and Robust System Design (IOLTS) 2021.6.30
リアルタイムシステムにおけるプロセッサの最小エネルギー点追跡手法
小森工，増田豊，塩見準，石原亨
LSI とシステムのワークショップ 2021.5.10
Integration of Minimum Energy Point Tracking and Soft Real-Time Scheduling for Edge Computing International conference
T. Komori, Y. Masuda, J. Shiomi, and T. Ishihara
International Symposium on Quality Electronic Design (ISQED) 2021.4.7
Optical-Electronic Implementation of Artificial Neural Network for Ultra-Fast and Accurate Inference Processing International conference
N. Hattori, Y. Masuda, T. Ishihara, J. Shiomi, A. Shinya, and M. Notomi
SPIE optoelectronics, photonic materials and devices conference (OPTO), part of SPIE Photonics West
An Accuracy Reconfigurable Multiply-Accumulate Unit Based on Operand-Decomposed Mitchell's Multiplier International conference
L. Hou, Y. Masuda, and T. Ishihara
23rd Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI)
Mode-Wise Voltage-Scalable Design with Activation-Aware Slack Assignment for Energy Minimization Invited
T. Cheng
電子情報通信学会 VLSI設計技術研究会 2021.3
集積回路の潜在能力を100%引き出す設計技術 Invited
増田 豊
情報処理学会第83 回全国大会IPSJ-ONE 2021
Critical Path Isolation and Bit-Width Scaling Are Highly Compatible for Voltage Over-Scalable Design International conference
Y. Masuda, J. Nagayama, T. Cheng, T. Ishihara, Y. Momiyama, and M. Hashimoto
IEEE Design, Automation and Test in Europe Conference (DATE)
Mode-wise Voltage-scalable Design with Activation-aware Slack Assignment for Energy Minimization International conference
T. Y. Cheng, Y. Masuda, J. Nagayama, Y. Momiyama, J. Chen, and M. Hashimoto
Asia and South Pacific Design Automation Conference (ASP-DAC)
An Accuracy Reconfigurable Vector Accelerator based on Approximate Logarithmic Multipliers International conference
L. Hou, Y. Masuda, T. Ishihara
Asia and South Pacific Design Automation Conference (ASP-DAC) 2022.1
ポストムーア時代に向けた回路設計検証技術
増田 豊
第7 回NCES シンポジウム
ファジングを用いた近似コンピューティング回路の品質検証手法の一検討
吉末和樹，増田豊，石原亨
デザインガイア
クリティカルパス・アイソレーションとビット幅削減を用いた過電圧スケーリング向け省電力設計手法
増田豊, 長山準, 鄭泰禹, 石原亨, 籾山陽一, 橋本昌宜
情報処理学会DA シンポジウム
集積ナノフォトニクスに基づく光ニューラルネットワークを対象とした回路アーキテクチャ探索
服部直樹, 増田豊, 石原亨, 塩見準, 新家昭彦, 納富雅也
第33回 回路とシステムワークショップ
Real-time Minimum Energy Point Tracking Using a Predetermined Optimal Voltage Setting Strategy International conference
K. Kiyawat, Y. Masuda, J. Shiomi, and T. Ishihara
IEEE Computer Society Annual Symposium on VLSI (ISVLSI)
Variation-Tolerant Voltage Over-Scalable Design with Critical Path Isolation and Bit-Width Scaling International conference
Y. Masuda, J. Nagayama, T. Y. Cheng, T. Ishihara, Y. Momiyama, and M. Hashimoto
International Workshop on Logic & Synthesis (IWLS)
EEC: Energy Efficient Computing via Dynamic Voltage Scaling and In-Network Optical Processing International conference
Tohru Ishihara, Jun Shiomi, Yutaka Masuda, Ryosuke Matsuo
ニューラルネットワークの集積ナノフォトニクス実装に適した回路構造探索
服部直樹, 増田豊, 石原亨, 塩見準, 新家昭彦, 納富雅也
電子情報通信学会VLSI設計技術研究会
遅延故障に起因する回路寿命分布の確率的高速推定手法
富山葉月, 増田豊, 石原亨
電子情報通信学会VLSI設計技術研究会
待ち行列理論を用いた確率的回路寿命推定シミュレータの高速化
富山葉月, 増田豊, 石原亨
電気関係学会関西連合大会
集積ナノフォトニクスに基づく光ニューラルネットワーク
服部直樹, 増田豊, 石原亨
ET&IoT Technology
確率的回路寿命推定シミュレータの高速化
富山葉月, 増田豊, 石原亨
ET&IoT Technology
An Optical Neural Network Architecture based on Highly Parallelized WDM-Multiplier-Accumulator International conference
Tohru Ishihara, Jun Shiomi, Naoki Hattori, Yutaka Masuda, Akihiko Shinya, and Masaya Notomi
IEEE/ACM Workshop on Photonics-Optics Technology Oriented Networking, Information and Computing Systems
Activation-Aware Slack Assignment (ASA) for Mode-Wise Power Saving in High-End ISP International conference
Jun Nagayama, Yutaka Masuda, Masayuki Takeshige, Yoshimasa Ogawa, Masanori Hashimoto, and Yoichi Momiyama
Design Automation Conference, Designer/IP Track
FPGA を用いた動的電源ノイズ下でのエラー予告FF の動作検証
西孝将, 増田豊, 橋本昌宜
電子情報通信学会総合大会
Comparing voltage adaptation performance between replica and in-situ timing monitors International conference
2018 IEEE/ACM International Conference on Computer-Aided Design (ICCAD)
エラー予告FF とレプリカの電圧マージン制御性能の定量的比較
増田豊, 長山準, 武野紘宜, 小川芳正, 籾山陽一, 橋本昌宜
情報処理学会DAシンポジウム
性能ばらつきを克服する適応的電圧制御の設計と製造後テスト手法
増田豊, 橋本昌宜
電子情報通信学会LSI とシステムのワークショップ
MTTF-aware design methodology for adaptive voltage scaling Invited International conference
Masanori Hashimoto and Yutaka Masuda
China Semiconductor Technology International Conference
過電圧スケーリングを用いた不正確計算による消費電力削減の検討
佐藤雅紘, 増田豊, 橋本昌宜
電子情報通信学会VLSI 設計技術研究会
MTTF-aware design methodology of error prediction based adaptively voltage-scaled circuits International conference
Yutaka Masuda and Masanori Hashimoto
23rd Asia and South Pacific Design Automation Conference
Design and test of adaptively voltage scaled circuits International conference
Yutaka Masuda and Masanori Hashimoto
SIGDA Student Research Forum at 23rd Asia and South Pacific Design Automation Conference
エラー予告ベース適応的電圧制御のMTTF 考慮設計手法
増田豊, 橋本昌宜
情報処理学会DA シンポジウム
Critical path isolation for time-to-failure extension and lower voltage operation International conference
Yutaka Masuda, Masanori Hashimoto, and Takao Onoye
2016 IEEE/ACM International Conference on Computer-Aided Design
確率的回路寿命予測手法の計算安定性と確率取り扱いの妥当性に関する考察
佐藤雅紘, 増田豊, 飯塚翔一, 尾上孝雄, 橋本昌宜
情報処理学会DA シンポジウム
低電圧・長寿命動作に向けたクリティカルパス・アイソレーション手法
増田豊, 尾上孝雄, 橋本昌宜
情報処理学会DA シンポジウム
Hardware-simulation correlation of timing error detection performance of software-based error detection mechanisms International conference
Yutaka Masuda, Masanori Hashimoto, and Takao Onoye
2016 IEEE 22nd International Symposium on On-Line Testing and Robust System Design
Measurement of timing error detection performance of software-based error detection mechanisms and its correlation with simulation International conference
Yutaka Masuda and Masnaori Hashimoto
ACM International Workshop on Timing Issues in the Specification and Synthesis of Digital Systems (TAU)
Performance evaluation of software-based error detection mechanisms for localizing electrical timing failures under dynamic supply noise International conference
Yutaka Masuda, Masanori Hashimoto, and Takao Onoye
2015 IEEE/ACM International Conference on Computer-Aided Design
マージンの最小化に向けた適応的速度制御の設計と性能評価
増田豊, 橋本昌宜, 尾上孝雄
STARCフォーラム2015
Stochastic timing error rate estimation under process and temporal variations International conference
Shoichi Iizuka, Yutaka Masuda, Masanori Hashimoto, and Takao Onoye
2015 IEEE International Test Conference (ITC)
電源ノイズ起因タイミング故障のデバッグにおけるC 言語ベース故障検出手法の有効性評価
増田豊, 尾上孝雄, 橋本昌宜
情報処理学会DA シンポジウム
電源ノイズ起因電気的故障を対象としたソフトウェアベース高速エラー検出手法の性能評価
増田豊, 橋本昌宜, 尾上孝雄
STARC シンポジウム
電源ノイズ起因電気的故障を対象としたソフトウェアベース高速エラー検出手法の性能評価
増田豊, 尾上孝雄, 橋本昌宜
情報処理学会DA シンポジウム
Grant number：JPMJPR20M9 2020.11 - 2024.3
科学技術振興機構 戦略的創造研究推進事業 受託研究 (個人型研究: さきがけ) 革新的コンピューティング技術の開拓
増田 豊
Authorship：Principal investigator Grant type：Competitive
Grant amount：\45500000 （ Direct Cost: \35000000 、 Indirect Cost：\10500000 ）
Adaptive Voltage Scaling(AVS)の設計規約作成と設定電圧の定式化
2024.1 - 2024.3
国内共同研究 国内共同研究
石原亨, 増田豊
Authorship：Coinvestigator(s) Grant type：Collaborative (industry/university)
AIアクセラレータの先行技術調査と車載アプリケーション適用時の性能解析
2022.4 - 2024.3
国内共同研究 国内共同研究
石原亨, 増田豊
Authorship：Coinvestigator(s) Grant type：Collaborative (industry/university)
低消費電力のための電圧マージン最小化に向けた設計手法と実装技術に関する研究
2019.4 - 2021.3
国内共同研究
増田 豊
Grant amount：\4000000
マージンの最小化に向けた適応的速度制御の設計と性能評価
2016.4 - 2017.3
出資金による受託研究
増田 豊
Grant amount：\300000
近似コンピューティング回路の遅延特性と計算重要度を融合した新CAD技術の開発
Grant number：20K19767 2020.4 - 2023.3
科学研究費補助金 若手研究(B)
増田 豊
Authorship：Principal investigator Grant type：Competitive
Grant amount：\4290000 （ Direct Cost: \3300000 、 Indirect Cost：\990000 ）
Grant number：20H04155 2020.4 - 2023.3
科学研究費補助金 基盤研究(B)
石原亨
Authorship：Coinvestigator(s) Grant type：Competitive
近似コンピューティング効率を極限まで高める潜在性能活用型VLSIの研究
Grant number：19K24341 2019.8 - 2021.3
科学研究費補助金 研究活動スタート支援
増田 豊
Authorship：Principal investigator Grant type：Competitive
Grant amount：\2860000 （ Direct Cost: \2200000 、 Indirect Cost：\600000 ）
半導体プロセス微細化に伴い、回路性能のばらつきが顕在化しており、従来の VLSI (超大規模集積回路) 設計では、AC (近似コンピューティング) 回路の計算品質を保ちつつ省電力化と高性能化を推進することが困難である。
本研究では、AC 回路の省電力効果を最大限高める、計算品質を自律制御可能な設計パラダイムの実現を目指す。VLSI 自身が電源電圧を自律的に制御する設計技術である AVS (適応的電圧制御) を AC 回路設計に応用して、AVS と AC の一体最適設計手法を構築し、既存設計技術では成し得なかった高性能かつ省電力なコンピューティング技術の創出を目指す。
IoT社会の実現を目指した次世代コンピューティング基盤の研究
Grant number：17H01712 2019.4 - 2020.3
科学研究費補助金 基盤研究(B)
石原亨
Authorship：Coinvestigator(s)
Grant amount：\1600000 （ Direct Cost: \1600000 ）
Grant number：18J12044 2018.4 - 2019.3
科学研究費補助金 特別研究員奨励費
増田 豊
Authorship：Principal investigator Grant type：Competitive
Grant amount：\800000 （ Direct Cost: \800000 ）
コンピュータ科学実験1
2021
2020
2020
2020
2020
コンピュータ科学実験2
2020
コンピュータ科学実験3
2020
コンピュータ科学実験1
2020
2019
2019
基礎セミナーA
2019
コンピュータ科学実験1
2019
コンピュータ科学実験2
2019
コンピュータ科学実験3
2019
オペレーティング・システム及び演習1
2019
オペレーティング・システム及び演習2
2019
Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI2024) Technical Program Committee (Paper Review) International contribution
Role(s)：Peer review
2023.11 - 2023.12
IEEE Asia and South Pacific Design Automation Conference (ASP-DAC2024) Technical Program Committee (Paper Review) International contribution
Role(s)：Peer review
2023.8
Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI2022) Technical Program Committee (Paper Review) International contribution
Role(s)：Peer review
2022.6 - 2022.10
IEEE Asia and South Pacific Design Automation Conference (ASP-DAC2022) Technical Program Committee (Paper Review) International contribution
Role(s)：Peer review
2021.8 - 2022.1
2020年度 Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI) 座長 (セッション名: Regular Poster Session III) International contribution
Role(s)：Panel moderator, session chair, etc.
2021.3
Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI2021) Technical Program Committee (Paper Review) International contribution
Role(s)：Peer review
2020.11 - 2021.3
IEICE Special Section on Circuits and Systems 小特集編集委員としての論文査読 International contribution
Role(s)：Peer review
2020.9 - 2021.11
IEEE Asia and South Pacific Design Automation Conference (ASP-DAC2021) Technical Program Committee (Paper Review) International contribution
Role(s)：Peer review
2020.7 - 2021.1
IPSJ Transactions on System LSI Design Methodology 編集委員としての論文査読 International contribution
Role(s)：Peer review
2020.4 - 2024.3
デザインガイア 2019 座長 (セッション名: スケジューリング/配置配線/エナジーハーベスト)
Role(s)：Panel moderator, session chair, etc.
2019.11
IEEE Asia and South Pacific Design Automation Conference (ASP-DAC2020) Technical Program Committee (Paper Review) International contribution
Role(s)：Peer review
2019.7 - 2020.1
回路とシステムワークショップ幹事としての学会運営活動
Role(s)：Planning, management, etc.
2019.6 - 2020.8
2019年度 デザインガイア ポスター幹事としての学会運営活動
Role(s)：Planning, management, etc.
2019.4 - 2019.11
