2021/03/31 更新

写真a

イシハラ トオル
石原 亨
ISHIHARA Tohru
所属
大学院情報学研究科 情報システム学専攻 情報プラットフォーム論 教授
大学院情報学研究科
情報学部 コンピュータ科学科
職名
教授
連絡先
メールアドレス
外部リンク

学位 1

  1. 博士(工学) ( 2000年3月   九州大学 ) 

研究キーワード 1

  1. 省エネルギー計算, 低消費電力設計, 光コンピューティング

研究分野 1

  1. 情報通信 / 計算機システム  / 省エネルギー計算

経歴 7

  1. 名古屋大学   大学院情報学研究科  情報システム学専攻 情報プラットフォーム論   教授

    2018年10月 - 現在

  2. 京都大学   大学院情報学研究科  通信情報システム専攻   准教授

    2011年4月 - 2018年9月

  3. 九州大学   システムLSI研究センター   准教授

    2007年4月 - 2011年3月

  4. 九州大学   システムLSI研究センター   助教授

    2005年8月 - 2007年3月

  5. 米国富士通研究所   研究員

    2003年4月 - 2005年7月

  6. 東京大学   大規模集積システム設計教育研究センター   助手

    2000年4月 - 2003年4月

  7. 日本学術振興会   特別研究員(DC1)

    1997年4月 - 2000年3月

▼全件表示

学歴 2

  1. 九州大学   大学院システム情報科学研究科   情報システム学専攻

    1995年4月 - 2000年3月

      詳細を見る

    国名: 日本国

  2. 九州大学   工学部   情報工学科

    1991年4月 - 1995年3月

      詳細を見る

    国名: 日本国

所属学協会 4

  1. 電子情報通信学会

    2008年5月 - 現在

  2. 情報処理学会

    1994年 - 現在

  3. IEEE Computer Society

  4. ACM

受賞 16

  1. 科学技術分野の文部科学大臣表彰 若手科学者賞

    2009年4月   文部科学省   マイクロプロセッサの省電力化に関する研究

    石原 亨

     詳細を見る

    受賞国:日本国

  2. 丸文研究奨励賞

    2007年3月   丸文財団   ソフトウェア制御によるシステムLSIの低消費エネルギー化と微細化への対応

    石原 亨

     詳細を見る

    受賞区分:出版社・新聞社・財団等の賞 

  3. 長尾真記念特別賞

    2010年5月   情報処理学会   コンピュータシステムの省エネルギー化に関する研究

    石原 亨

     詳細を見る

    受賞区分:国内学会・会議・シンポジウム等の賞 

  4. 論文賞

    2013年5月   電子情報通信学会   Implementation of Stack Data Placement and Run Time Management Using a Scratch-Pad Memory for Energy Consumption Reduction of Embedded Applications

    Lovic Eric Gauthier, 石原 亨

     詳細を見る

    受賞区分:国内学会・会議・シンポジウム等の賞 

  5. 論文賞

    2018年6月   電子情報通信学会   Analytical Stability Modeling for CMOS Latches in Low Voltage Operation

    鎌苅竜也, 塩見準,石原亨,小野寺秀俊

     詳細を見る

    受賞区分:国内学会・会議・シンポジウム等の賞 

  6. 情報処理学会創立40周年記念論文賞

    2000年3月   情報処理学会   DRAM/ロジック混載LSI向け高性能/低消費電力キャッシュ・アーキテクチャ

    井上弘士,石原亨,甲斐康司,村上和彰

     詳細を見る

    受賞国:日本国

  7. ISLPED 1st Most Cited Paper Award

    2015年9月   IEEE/ACM International Symposium on Low Power Electronics and Design   Voltage scheduling problem for dynamically variable voltage processors

    Tohru Ishihara, Hiroto Yasuura

     詳細を見る

    受賞区分:国際学会・会議・シンポジウム等の賞 

  8. IEEE SOCC Best Paper Award

    2016年9月   IEEE International System-on-Chip Conference   Minimum energy point tracking using combined dynamic voltage scaling and adaptive body biasing

    Shu Hokimoto, Tohru Ishihara, Hidetoshi Onodera

     詳細を見る

    受賞区分:国際学会・会議・シンポジウム等の賞 

  9. Outstanding Paper Award

    2010年10月   Workshop on Synthesis And System Integration of Mixed Information technologies   Placing Static and Stack Data into a Scratch-Pad Memory for Reducing the Energy Consumption of Multi-task Applications

    Lovic Gauthier, Tohru Ishihara, Hideki, Hiroyuki,Hiroaki Takada

     詳細を見る

    受賞区分:国際学会・会議・シンポジウム等の賞 

  10. Outstanding Paper Award

    2021年3月   Workshop on Synthesis And System Integration of Mixed Information technologies   An Accuracy Reconfigurable Multiply-Accumulate Unit Based on Operand-Decomposed Mitchell’s Multiplier

    L. Hou, Y. Masuda, T. Ishihara

     詳細を見る

    受賞区分:国際学会・会議・シンポジウム等の賞 

  11. 情報処理学会システムLSI設計技術研究会優秀論文賞

    2016年9月   情報処置学会システムLSI設計技術研究会  

     詳細を見る

    受賞区分:国内学会・会議・シンポジウム等の賞 

  12. 情報処理学会システムLSI設計技術研究会優秀論文賞

    2013年8月   情報処置学会システムLSI設計技術研究会  

     詳細を見る

    受賞区分:国内学会・会議・シンポジウム等の賞 

  13. 情報処理学会システムLSI設計技術研究会優秀論文賞

    2002年7月   情報処置学会システムLSI設計技術研究会  

  14. LSI IPデザイン・アワード MeP賞

    2008年4月  

     詳細を見る

    受賞区分:出版社・新聞社・財団等の賞 

  15. LSI IPデザイン・アワード IP優秀賞

    1999年5月  

     詳細を見る

    受賞区分:出版社・新聞社・財団等の賞 

  16. 情報処理学会九州支部奨励賞

    1998年5月  

▼全件表示

 

論文 59

  1. An Accuracy Reconfigurable Multiply-Accumulate Unit Based on Operand-Decomposed Mitchell’s Multiplier 査読有り

    Lingxiao Hou,Yutaka Masuda,Tohru Ishihara

    Proc. of 23rd Workshop on Synthesis And System Integration of Mixed Information technologies     2021年3月

     詳細を見る

    担当区分:最終著者, 責任著者   記述言語:英語   掲載種別:研究論文(国際会議プロシーディングス)  

  2. Optical-electronic implementation of artificial neural network for ultrafast and accurate inference processing 査読有り

    Naoki Hattori,Yutaka Masuda,Tohru Ishihara,Jun Shiomi,Akihiko Shinya,Masaya Notomi

    Proc. of AI and Optical Data Sciences II. International Society for Optics and Photonics   11703 巻   頁: 1E1 - 1E17   2021年3月

     詳細を見る

    担当区分:責任著者   記述言語:英語   掲載種別:研究論文(国際会議プロシーディングス)  

    DOI: https://doi.org/10.1117/12.2577966

    DOI: https://doi.org/10.1117/12.2577966

  3. Critical Path Isolation and Bit-Width Scaling Are Highly Compatible for Voltage Over-Scalable Design 査読有り

    Y. Masuda,J. Nagayama,T. Y. Cheng,T. Ishihara,Y. Momiyama,M. Hashimoto

    Proc. of IEEE Design, Automation and Test in Europe Conference     2021年2月

     詳細を見る

    記述言語:英語   掲載種別:研究論文(国際会議プロシーディングス)  

  4. An Optical Accelerator for Deep Neural Network Based on Integrated Nanophotonics. 査読有り

    Jun Shiomi,Tohru Ishihara,Hidetoshi Onodera,Akihiko Shinya,Masaya Notomi

    Proc. of International Conference on Rebooting Computing     頁: 95 - 101   2020年12月

     詳細を見る

    記述言語:英語   掲載種別:研究論文(国際会議プロシーディングス)  

  5. Variation-Tolerant Voltage Over-Scalable Design with Critical Path Isolation and Bit-Width Scaling 査読有り

    Y. Masuda,J. Nagayama,T. Y. Cheng,T. Ishihara,Y. Momiyama,M. Hashimoto

    Proc. of International Workshop on Logic and Synthesis     頁: 136 - 142   2020年7月

     詳細を見る

    記述言語:英語   掲載種別:研究論文(国際会議プロシーディングス)  

  6. A Synthesis Method for Power-Efficient Integrated Optical Logic Circuits Towards Light Speed Processing. 査読有り

    Ryosuke Matsuo,Jun Shiomi,Tohru Ishihara,Hidetoshi Onodera,Akihiko Shinya,Masaya Notomi

    Proc. of IEEE Computer Society Annual Symposium on VLSI     頁: 488 - 493   2020年7月

     詳細を見る

    担当区分:責任著者   記述言語:英語   掲載種別:研究論文(国際会議プロシーディングス)  

  7. Real-Time Minimum Energy Point Tracking Using a Predetermined Optimal Voltage Setting Strategy. 査読有り 国際共著

    Khyati Kiyawat,Yutaka Masuda,Jun Shiomi,Tohru Ishihara

    Proc. of IEEE Computer Society Annual Symposium on VLSI     頁: 415 - 421   2020年7月

     詳細を見る

    担当区分:最終著者, 責任著者   記述言語:英語   掲載種別:研究論文(国際会議プロシーディングス)  

  8. On-Chip Cache Architecture Exploiting Hybrid Memory Structures for Near-Threshold Computing 査読有り

    Hongjie Xu,Jun Shiomi,Tohru Ishihara,Hidetoshi Onodera

    IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences   E102-A 巻 ( 12 ) 頁: 1741 - 1750   2019年12月

     詳細を見る

    担当区分:責任著者  

  9. Methods for Reducing Power and Area of BDD-Based Optical Logic Circuits 査読有り

    Ryosuke Matsuo,Jun Shiomi,Tohru Ishihara,Hidetoshi Onodera,Akihiko Shinya,Masaya Notomi

    IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences   E102-A 巻 ( 12 ) 頁: 1751 - 1759   2019年12月

     詳細を見る

    担当区分:責任著者  

  10. An Optical Neural Network Architecture based on Highly Parallelized WDM-Multiplier-Accumulator 査読有り

    Tohru Ishihara,Jun Shiomi,Naoki Hattori,Yutaka Masuda,Akihiko Shinya,Masaya Notomi

    Proc. of IEEE/ACM Workshop on Photonics-Optics Technology Oriented Networking, Information, and Computing Systems     2019年11月

     詳細を見る

    担当区分:筆頭著者, 責任著者  

    DOI: 10.1109/PHOTONICS49561.2019.00008

  11. Multi-Level Optimization for Large Fan-In Optical Logic Circuits using Integrated Nanophotonics 査読有り

    Takumi Egawa, Tohru Ishihara, Hidetoshi Onodera, Akihiko Shinya, Shota Kita, Kengo Nozaki, Kenta Takata, Masaya Notomi

    Proc. of IEEE International Conference on Rebooting Computing     2018年11月

  12. A power minimization technique for arithmetic circuits by cell selection 査読有り

    Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera, Akihiko Shinya, Masaya Notomi

    Proc. of Photonics-Optics Technology Oriented Networking, Information, and Computing Systems     2018年10月

  13. Performance Modeling of VIA-switch FPGA for Device-Circuit-Architecture Co-Optimization 査読有り

    Tatsuhiro Higuchi, Tohru Ishihara, Hidetoshi Onodera

    Proc. of the 31st IEEE International System-on-Chip Conference     2018年9月

  14. Independent N-well and P-well Biasing for Minimum Leakage Energy Operation 査読有り

    Yosuke Okamura, Tohru Ishihara, Hidetoshi Onodera

    Proc. of the International Symposium on On-Line Testing and Robust System Design     頁: 177 - 182   2018年7月

  15. Maximizing Energy Efficiency of On-Chip Caches Exploiting Hybrid Memory Structure 査読有り

    Hongjie Xu, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera

    Proc. of the 28th International Symposium on Power and Timing Modeling, Optimization and Simulation     頁: 237 - 242   2018年7月

     詳細を見る

    担当区分:責任著者  

  16. ファジングを用いた近似コンピューティング回路の品質検証手法の一検討

    吉末和樹, 増田豊, 石原亨

    情報処理研究報告 2020-SLDM-192(27)     2020年11月

     詳細を見る

    担当区分:最終著者   記述言語:日本語   掲載種別:研究論文(研究会,シンポジウム資料等)  

  17. クリティカルパス・アイソレーションとビット幅削減を用いた過電圧スケーリング向け省電力設計手法

    増田豊, 長山準, 鄭泰禹, 石原亨, 籾山陽一, 橋本昌宜

    情報処理学会 DAシンポジウム論文集     2020年9月

     詳細を見る

    記述言語:日本語   掲載種別:研究論文(研究会,シンポジウム資料等)  

  18. 集積ナノフォトニクスに基づく光ニューラルネットワークを対象とした回路アーキテクチャ探索

    服部直樹, 増田豊, 石原亨, 塩見準, 新家昭彦, 納富雅也

    第33回 回路とシステムワークショップ論文集     頁: 10 - 15   2020年8月

     詳細を見る

    担当区分:責任著者   記述言語:日本語   掲載種別:研究論文(研究会,シンポジウム資料等)  

  19. Minimum Energy Point Tracking with All-Digital On-Chip Sensors

    塩見準, 保木本修, 石原 亨, 小野寺秀俊

    ASP Journal of Low Power Electronics   14 巻 ( 2 )   2018年6月

     詳細を見る

    担当区分:責任著者   記述言語:英語  

  20. An Integrated Nanophotonic Parallel Adder 査読有り

    石原 亨, 新家昭彦, 井上弘士, 野崎謙悟, 納富雅也

    ACM Journal on Emerging Technologies in Computing (JETC)     2018年6月

     詳細を見る

    担当区分:筆頭著者, 責任著者   記述言語:英語  

  21. A temperature monitor circuit with small voltage sensitivity using a topology-reconfigurable ring oscillator 査読有り

    岸本真, 石原 亨, 小野寺秀俊

    Japanese Journal of Applied Physics   57 巻 ( 4S ) 頁: 04FF09-1 - 04FF09-6   2018年3月

     詳細を見る

    記述言語:英語  

  22. A Minimum Energy Point Tracking Algorithm based on Dynamic Voltage Scaling and Adaptive Body Biasing 査読有り

    保木本修, 石原 亨, 小野寺秀俊

    IEICE Transactions on Fundamentals   E100-A 巻 ( 12 ) 頁: 2776 - 2784   2017年12月

     詳細を見る

  23. A Necessary and Sufficient Condition of Supply and Threshold Voltages in CMOS Circuits for Minimum Energy Point Operation 査読有り

    塩見準, 石原 亨, 小野寺秀俊

    IEICE Transactions on Fundamentals   E100-A 巻 ( 12 ) 頁: 2764 - 2775   2017年12月

     詳細を見る

    記述言語:英語  

    DOI: 10.1587/transfun.E100.A.2764

  24. Area-Efficient Fully Digital Memory Using Minimum Height Standard Cells for Near-Threshold Voltage Computing 査読有り

    塩見準, 石原 亨, 小野寺秀俊

    Elsevier: Integration, the VLSI Journal   ( 有り )   2017年7月

     詳細を見る

    記述言語:英語  

  25. Analytical Stability Modeling for CMOS Latches in Low Voltage Operation 査読有り

    鎌苅竜也, 塩見準, 石原 亨, 小野寺秀俊

    IEICE Transactions on Fundamentals   E99-A 巻 ( 12 ) 頁: 2463 - 2472   2016年12月

     詳細を見る

    記述言語:英語  

    DOI: 10.1587/transfun.E99.A.2463

  26. Wide-Supply-Range All-Digital Leakage Variation Sensor for On-Chip Process and Temperature Monitoring 査読有り

    イスラム マーフズ, 塩見準, 石原 亨, 小野寺秀俊

    IEEE Journal of Solid-State Circuits   50 巻 ( 11 ) 頁: 2475-2490   2015年11月

     詳細を見る

    記述言語:英語  

    DOI: 10.1109/JSSC.2015.2461598

  27. Layout Generator with Flexible Grid Assignment for Area Efficient Standard Cell 査読有り

    西澤真一, 石原 亨, 小野寺秀俊

    IPSJ Transactions on System LSI Design Methodology   8 巻   頁: 131-135   2015年8月

     詳細を見る

    記述言語:英語  

    DOI: 10.2197/ipsjtsldm.8.131

  28. Statistical Timing Modeling Based on a Lognormal Distribution Model for Near-Threshold Circuit Optimization 査読有り

    塩見準, 石原 亨, 小野寺秀俊

    IEICE Transactions   E98.A 巻 ( 7 ) 頁: 1455-1466   2015年7月

     詳細を見る

    担当区分:責任著者   記述言語:英語  

    DOI: 10.1587/transfun.E98.A.1455

  29. An Integrated Framework for Energy Optimization of Embedded Real-Time Applications 査読有り

    高瀬英希, 石原 亨, 冨山宏之, 高田広章他

    IEICE Transactions   ( 有り ) - 英語   2014年12月

     詳細を見る

    記述言語:英語  

    DOI: 10.1587/transfun.E97.A.2477

  30. Standard Cell Structure with Flexible P/N Well Boundaries for Near-Threshold Voltage Operation 査読有り

    Shinichi Nishizawa, Tohru Ishihara, Hidetoshi Onodera

    IEICE Transactions   96-A 巻 ( 12 ) 頁: 2499-2507   2013年12月

     詳細を見る

    記述言語:英語   掲載種別:研究論文(学術雑誌)  

  31. DC-DC Converter-Aware Task Scheduling and Dynamic Reconfiguration for Energy Harvesting Embedded Systems 査読有り

    K. Lee, T. Ishihara

    IEICE Transactions   96-A 巻 ( 12 ) 頁: 2660-2667   2013年12月

     詳細を見る

    記述言語:英語   掲載種別:研究論文(学術雑誌)  

  32. DLIC: Decoded loop instructions caching for energy-aware embedded processors 査読有り

    J. Gu; H. Guo; T. Ishihara

    Transactions on Embedded Computing Systems   - 英語   2013年8月

     詳細を見る

    記述言語:英語  

    DOI: 10.1145/2512464

  33. Processor energy characterization for compiler-assisted software energy reduction 査読有り

    L. Gauthier; T. Ishihara

    Journal of Electrical and Computer Engineering   - 英語   2012年

     詳細を見る

    担当区分:最終著者, 責任著者   記述言語:英語  

    DOI: 10.1155/2012/786943

  34. Implementation of Stack Data Placement and Run Time Management Using a Scratch-Pad Memory for Energy Consumption Reduction of Embedded Applications 査読有り

    Lovic Gauthier, Tohru Ishihara

    IEICE Transactions   94-A 巻 ( 12 ) 頁: 2597-2608   2011年12月

     詳細を見る

    記述言語:英語   掲載種別:研究論文(学術雑誌)  

  35. RTOSのハードウェア化によるソフトウェアベースTCP/IP処理の高速化と低消費電力化 査読有り

    丸山修孝;石原亨;安浦寛人

    電子情報通信学会論文誌 A   J94-A 巻 ( 9 ) 頁: 692 - 701   2011年9月

     詳細を見る

    担当区分:責任著者   記述言語:日本語  

  36. Software-Level Instruction-Cache Leakage Reduction Using Value-Dependence of SRAM Leakage in Nanometer Technologies 査読有り

    Maziar Goudarzi, Tohru Ishihara, Hamid Noori

    Transactions on High-Performance Embedded Architectures and Compilers   3 巻   頁: 275-299   2011年

     詳細を見る

    記述言語:英語   掲載種別:研究論文(学術雑誌)  

    DOI: https://doi.org/10.1007/978-3-642-19448-1_15

  37. A Multi-Performance Processor for Reducing the Energy Consumption of Real-Time Embedded Systems 査読有り

    Tohru ISHIHARA

    IEICE Transactions   93-A 巻 ( 12 ) 頁: 2533-2541   2010年12月

     詳細を見る

    担当区分:筆頭著者   記述言語:英語   掲載種別:研究論文(学術雑誌)  

  38. SRAM leakage reduction by row/column redundancy under random within-die delay variation 査読有り

    M. Goudarzi; T. Ishihara

    IEEE Transactions on Very Large Scale Integration (VLSI) Systems   18 巻 ( 12 ) 頁: 1660 - 1671   2010年

     詳細を見る

    担当区分:最終著者, 責任著者   記述言語:英語  

    DOI: 10.1109/TVLSI.2009.2026048

  39. Code and data placement for embedded processors with scratchpad and cache memories 査読有り

    Y. Ishitobi; T. Ishihara; H. Yasuura

    Journal of Signal Processing Systems   60 巻 ( 2 ) 頁: 211 - 224   2010年

     詳細を見る

    担当区分:責任著者   記述言語:英語  

    DOI: 10.1007/s11265-008-0306-3

  40. Single-Cycle-Accessible Two-Level Caches and Compilation Technique for Energy Reducion 査読有り

    Seiichiro Yamaguchi, Yuriko Ishitobi, Tohru Ishihara, Hiroto Yasuura

    IPSJ Transactions on System LSI Design Methodology   2 巻   頁: 189-199   2009年2月

     詳細を見る

    記述言語:英語   掲載種別:研究論文(学術雑誌)  

  41. An Optimization Technique for Low-Energy Embedded Memory Systems 査読有り

    Tadayuki Matsumura, Tohru Ishihara, Hiroto Yasuura

    IPSJ Transactions on System LSI Design Methodology   2 巻   頁: 239-249   2009年2月

     詳細を見る

    記述言語:英語   掲載種別:研究論文(学術雑誌)  

  42. Way-Scaling to Reduce Power of Cache with Delay Variation 査読有り

    Maziar Goudarzi, Tadayuki Matsumura, Tohru Ishihara

    IEICE Transactions   91-A 巻 ( 12 ) 頁: 3576-3584   2008年12月

     詳細を見る

    記述言語:英語   掲載種別:研究論文(学術雑誌)  

  43. A software technique to improve lifetime of caches containing ultra-leaky SRAM cells caused by within-die Vth variation 査読有り

    M. Goudarzi; T. Ishihara; H. Yasuura

    Microelectronics Journal   39 巻 ( 12 ) 頁: 1797 - 1808   2008年12月

     詳細を見る

    記述言語:英語  

    DOI: 10.1016/j.mejo.2008.02.002

  44. Reliable Cache Architectures and Task Scheduling for Multiprocessor Systems 査読有り

    Makoto Sugihara, Tohru Ishihara, Kazuaki Murakami

    IEICE Transactions   91-C 巻 ( 4 ) 頁: 410-417   2008年4月

     詳細を見る

    記述言語:英語   掲載種別:研究論文(学術雑誌)  

  45. Value-dependence of SRAM leakage in deca-nanometer technologies 査読有り

    Maziar Goudarzi, Tohru Ishihara

    IEICE Electronic Express   5 巻   頁: 23-28   2008年1月

     詳細を見る

    記述言語:英語   掲載種別:研究論文(学術雑誌)  

  46. Architectural-Level Soft-Error Modeling for Estimating Reliability of Computer Systems 査読有り

    Makoto Sugihara, Tohru Ishihara, Kazuaki Murakami

    IEICE Transactions   90-C 巻 ( 10 ) 頁: 1983-1991   2007年10月

     詳細を見る

    記述言語:英語   掲載種別:研究論文(学術雑誌)  

  47. オンチップメモリの高速化と低スタンバイリークを実現する閾値電圧の静的スケジューリング手法 査読有り

    石原亨, 浅田邦博

    情報処理学会論文誌   44 巻 ( 5 ) 頁: 1284-1291   2003年5月

     詳細を見る

    担当区分:筆頭著者   記述言語:日本語   掲載種別:研究論文(学術雑誌)  

  48. A System Level Optimization Technique for Application Specific Low Power Memories 査読有り

    Tohru ISHIHARA, Kunihiro ASADA

    IEICE Transactions   E84-A 巻 ( 11 ) 頁: 2755-2761   2001年11月

     詳細を見る

    担当区分:筆頭著者   記述言語:英語   掲載種別:研究論文(学術雑誌)  

  49. 入力信号パターンを考慮した低電力算術演算回路の設計手法 査読有り

    室山真徳,石原亨,兵頭章彦,安浦寛人

    情報処理学会論文誌   42 巻 ( 4 ) 頁: 1007-1015   2001年4月

     詳細を見る

    記述言語:日本語   掲載種別:研究論文(学術雑誌)  

  50. DRAM/ロジック混載LSI向け高性能/低消費電力キャッシュ・アーキテクチャ 査読有り

    井上弘士, 石原亨,甲斐康司,村上和彰

    情報処理学会論文誌   42 巻 ( 3 ) 頁: 419-431   2001年3月

     詳細を見る

    記述言語:日本語   掲載種別:研究論文(学術雑誌)  

  51. Software energy reduction techniques for variable-voltage processors 査読有り

    T. Okuma; H. Yasuura; T. Ishihara

    IEEE Design and Test of Computers   18 巻 ( 2 ) 頁: 31 - 41   2001年

     詳細を見る

    担当区分:最終著者   記述言語:英語  

    DOI: 10.1109/54.914613

  52. 可変電源電圧プロセッサに対するリアルタイムタスクスケジューリング手法 査読有り

    大隈孝憲, 石原亨, 安浦寛人

    電子情報通信学会論文誌   J83-C 巻 ( 6 ) 頁: 454-462   2000年6月

     詳細を見る

    記述言語:日本語   掲載種別:研究論文(学術雑誌)  

  53. System LSI design methods for low power LSIs 招待有り 査読有り

    H. Yasuura; T. Ishihara

    IEICE Transactions on Electronics   E83-C 巻 ( 2 ) 頁: 143 - 152   2000年

     詳細を見る

    担当区分:最終著者   記述言語:英語  

  54. A high-performance and low-power cache architecture with speculative way-selection 査読有り

    K. Indue; T. Ishihara; K. Kai; K. Murakami

    IEICE Transactions on Electronics   E83-C 巻 ( 2 ) 頁: 186 - 193   2000年

     詳細を見る

    記述言語:英語  

  55. Flexible system LSI for embedded systems and its optimization techniques 査読有り

    A. Inoue; T. Ishihara; H. Yasuura

    Design Automation for Embedded Systems   5 巻 ( 2 ) 頁: 179 - 205   2000年

     詳細を見る

    記述言語:英語  

    DOI: 10.1023/A:1008974723452

  56. A memory power optimization technique for application specific embedded systems 査読有り

    T. Ishihara; H. Yasuura

    IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences   E82-A 巻 ( 11 ) 頁: 2366 - 2374   1999年

     詳細を見る

    担当区分:筆頭著者   記述言語:英語  

  57. Instruction scheduling to reduce switching activity of off-chip buses for low-power systems with caches 査読有り

    H. Tomiyama; T. Ishihara; A. Inoue; H. Yasuura

    IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences   E81-A 巻 ( 12 ) 頁: 2621 - 2629   1998年

     詳細を見る

    記述言語:英語  

  58. Programmable power management architecture for power reduction 査読有り

    T. Ishihara; H. Yasuura

    IEICE Transactions on Electronics   E81-C 巻 ( 9 ) 頁: 1473 - 1479   1998年

     詳細を見る

    担当区分:筆頭著者   記述言語:英語  

  59. Experimental analysis of power estimation models of CMOS VLSI circuits 査読有り

    T. Ishihara

    IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences   E80-A 巻 ( 3 ) 頁: 480 - 486   1997年

     詳細を見る

    担当区分:筆頭著者, 最終著者, 責任著者   記述言語:英語  

▼全件表示

書籍等出版物 3

  1. Multi-Processor System-on-Chip 1 査読有り 国際共著

    Jun Shiomi;Tohru Ishihara( 担当: 分担執筆 ,  範囲: Chapter 10: Minimum Energy Computing via Supply and Threshold Voltage Scaling)

    Wiley – ISTE  2021年3月 

     詳細を見る

    総ページ数:28   担当ページ:227-254   記述言語:英語 著書種別:学術書

  2. ウェスト&ハリス CMOS VLSI回路設計 基礎編

    宇佐美公良、池田誠、小林和淑(監訳)、石原亨ほか(訳)( 担当: 共著 ,  範囲: 5章 消費電力)

    丸善出版  2014年1月 

  3. Essential Issues in SOC Design: Designing Complex Systems-on-Chip

    H. Yasuura, T. Ishihara, M. Muroyama( 担当: 分担執筆 ,  範囲: Chapter 6: Energy Management Techniques for SOC Design)

    Springer  2006年10月 

講演・口頭発表等 9

  1. Near-Threshold Cache Architecture for Ultra-Low Energy Computing 招待有り

    Tohru Ishihara

    International Forum on MPSoC for Software-Defined Hardware  2019年7月11日 

     詳細を見る

    開催年月日: 2019年7月

    記述言語:英語   会議種別:口頭発表(招待・特別)  

  2. Minimum Energy Point Tracking Exploiting All-Digital On-Chip Sensors 招待有り

    Tohru Ishihara

    International Forum on MPSoC for Software-Defined Hardware  2018年7月30日 

     詳細を見る

    開催年月日: 2018年7月

    記述言語:英語   会議種別:口頭発表(招待・特別)  

  3. Minimum Energy Point Tracking for Self-Powered IoT Processors 招待有り

    Tohru Ishihara

    International Forum on MPSoC for Software-defined Hardware  2017年7月4日 

     詳細を見る

    開催年月日: 2017年7月

    記述言語:英語   会議種別:口頭発表(招待・特別)  

    国名:フランス共和国  

  4. An Integrated Optical Parallel Adder: A First Step towards Light-Speed Data Path Operation 招待有り

    Tohru Ishihara

    International Forum on MPSoC for Software-Defined Hardware  2016年7月14日 

     詳細を見る

    開催年月日: 2016年7月

    記述言語:英語   会議種別:口頭発表(招待・特別)  

  5. Practical Supply and Threshold Voltage Scaling for Energy Efficient Operation of Microprocessors 招待有り

    Tohru Ishihara

    International Forum on MPSoC for Software-Defined Hardware  2015年7月13日 

     詳細を見る

    開催年月日: 2015年7月

    記述言語:英語   会議種別:口頭発表(招待・特別)  

  6. Near-Threshold Computing on Heterogeneous Multicore Architectures 招待有り

    Tohru Ishihara

    International Forum on Embedded MPSoC and Multicore  2014年7月10日 

     詳細を見る

    開催年月日: 2014年7月

    記述言語:英語   会議種別:口頭発表(招待・特別)  

  7. Power Management Techniques for Energy Harvesting Embedded Systems 招待有り

    Tohru Ishihara

    International Forum on Embedded MPSoC and Multicore  2013年7月18日 

     詳細を見る

    開催年月日: 2013年7月

    記述言語:英語   会議種別:口頭発表(招待・特別)  

  8. Loop Instruction Caching for Energy-Efficient Embedded Multitasking Systems 招待有り

    Tohru Ishihara

    International Forum on Embedded MPSoC and Multicore  2012年7月11日 

     詳細を見る

    開催年月日: 2012年7月

    記述言語:英語   会議種別:口頭発表(招待・特別)  

  9. Energy Characterization of Embedded Processors for Software Energy Optimization 招待有り

    Tohru Ishihara

    International Forum on Embedded MPSoC and Multicore  2011年7月5日 

     詳細を見る

    開催年月日: 2011年7月

    記述言語:英語   会議種別:口頭発表(招待・特別)  

▼全件表示

科研費 3

  1. 光と電子が密に融合する集積回路のアーキテクチャと設計技術

    研究課題/研究課題番号:20H04155  2020年4月 - 2022年3月

    日本学術振興会  基盤研究(B)

    石原亨、納富雅也、塩見準、増田豊

      詳細を見る

    担当区分:研究代表者  資金種別:競争的資金

    配分額:17550000円 ( 直接経費:13500000円 、 間接経費:4050000円 )

  2. IoT社会の実現を目指した次世代コンピューティング基盤の研究

    研究課題/研究課題番号:17H01712  2017年4月 - 2021年3月

    日本学術振興会 

      詳細を見る

    担当区分:研究代表者  資金種別:競争的資金

    配分額:18850000円 ( 直接経費:14500000円 、 間接経費:4350000円 )

  3. フォトニクスとエレクトロニクスの融合による光コンピュータの構成法に関する研究

    研究課題/研究課題番号:17K19975  2017年4月 - 2020年3月

    日本学術振興会  挑戦的研究(萌芽)

      詳細を見る

    担当区分:研究代表者  資金種別:競争的資金

産業財産権 3

  1. 光乗算器および光乗算方法

    新家 昭彦 , 納富 雅也 , 野崎 謙悟 , 北 翔太 , 高田 健太 , 石原 亨 , 小野寺秀俊 , 今井悠貴

     詳細を見る

    出願日:2017年8月

    公開日:2019年3月

    特許番号/登録番号:特許6707752  登録日:2020年5月 

    出願国:国内   取得国:国内

  2. 光論理回路

    新家 昭彦 , 納富 雅也 , 野崎 謙悟 , 北 翔太 , 石原 亨

     詳細を見る

    出願番号:2017-36318  出願日:2017年2月

    公開日:2018年9月

    特許番号/登録番号:特許6699826  登録日:2020年5月 

  3. 光論理回路

    新家 昭彦 , 納富 雅也 , 野崎 謙悟 , 石原 亨

     詳細を見る

    出願日:2016年8月

    公開日:2018年3月

    特許番号/登録番号:特許6742584  登録日:2020年7月 

 

担当経験のある科目 (本学以外) 1

  1. 集積システム設計論

    2020年10月 - 2021年2月 京都大学)

     詳細を見る

    科目区分:大学院専門科目  国名:日本国

 

メディア報道 2

  1. 光ニューラルネットワークに関する解説と研究記事が日経エレクトロニクスに掲載 新聞・雑誌

    日経BP社  日経エレクトロニクス  日経エレクトロニクス2021年3月号 pp.35-38  2021年3月

     詳細を見る

    執筆者:本人以外 

  2. 光の伝搬でAI処理を行う光ニューラルネットワークの解説と研究記事が日経クロステックに掲載 インターネットメディア

    日経BP社  日経クロステック  https://xtech.nikkei.com/atcl/nxt/column/18/01558/00007/  2021年2月

     詳細を見る

    執筆者:本人以外 

学術貢献活動 5

  1. 電子情報通信学会 『Special Section on VLSI Design and CAD Algorithms』編集委員会 編集委員

    役割:企画立案・運営等, 査読

    2020年4月 - 現在

     詳細を見る

    種別:審査・学術的助言 

  2. IEEE Symposium on Low-Power and High-Speed Chips and Systems組織委員会 副委員長 国際学術貢献

    役割:企画立案・運営等, パネル司会・セッションチェア等

    2020年4月 - 現在

     詳細を見る

    種別:大会・シンポジウム等 

  3. 電子情報通信学会回路とシステム研究専門委員会委員

    役割:企画立案・運営等

    2020年4月 - 現在

     詳細を見る

    種別:学会・研究会等 

  4. Asia and South Pacific Design Automation Conference, Steering Committee Secretary 国際学術貢献

    役割:企画立案・運営等

    2020年4月 - 現在

     詳細を見る

    種別:大会・シンポジウム等 

  5. 電子情報通信学会 『Special Section on Circuit and Systems』編集委員会 編集委員

    役割:企画立案・運営等, 査読

    2019年7月 - 2020年9月

     詳細を見る

    種別:審査・学術的助言