2021/10/29 更新

写真a

エダヒロ マサト
枝廣 正人
EDAHIRO Masato
所属
大学院情報学研究科 情報システム学専攻 情報プラットフォーム論 教授
大学院担当
大学院情報科学研究科
大学院情報学研究科
学部担当
工学部
情報学部 コンピュータ科学科
職名
教授
連絡先
メールアドレス

学位 1

  1. Ph.D (Computer Science) ( 1999年6月   プリンストン大学 ) 

研究分野 1

  1. 情報通信 / 計算機システム

現在の研究課題とSDGs 2

  1. マルチ・メニーコア・プロセッサ向けソフトウェア最適化

  2. Simulinkモデルからのブロックレベル並列化

経歴 9

  1. 名古屋大学   大学院情報学研究科 情報システム学専攻 情報プラットフォーム論   教授

    2017年4月 - 現在

  2. 大同大学情報システム学科 非常勤講師

    2014年4月 - 現在

      詳細を見る

    国名:日本国

  3. 大同大学

    2014年4月 - 現在

  4. 早稲田大学グリーン・コンピューティング・システム研究開発センター 客員教授、非常勤講師

    2011年4月 - 現在

      詳細を見る

    国名:日本国

  5. 早稲田大学グリーン・コンピューティング・システム研究開発センター 客員教授、非常勤講師

    2011年4月 - 現在

  6. 早稲田大学グリーン・コンピューティング・システム研究開発センター 客員教授、非常勤講師

    2011年4月 - 現在

  7. 東京大学大学院情報理工学系研究科 客員教授、非常勤講師

    2008年4月 - 現在

      詳細を見る

    国名:日本国

  8. 中央大学大学院理工学研究科 非常勤講師

    2003年4月 - 現在

      詳細を見る

    国名:日本国

  9. 日本電気株式会社(最終職位 主席研究員)

    1985年4月 - 2011年3月

      詳細を見る

    国名:日本国

▼全件表示

学歴 5

  1. プリンストン大学

    1991年9月 - 1999年6月

      詳細を見る

    国名: アメリカ合衆国

  2. プリンストン大学   School of Engineering and Applied Science   Department of Computer Science

    1991年9月 - 1999年6月

      詳細を見る

    国名: アメリカ合衆国

  3. プリンストン大学   コンピュータ科学

    - 1993年1月

      詳細を見る

    国名: アメリカ合衆国

  4. 東京大学   工学系研究科   計数工学専門課程

    1983年4月 - 1985年3月

      詳細を見る

    国名: 日本国

  5. 東京大学   工学部   計数工学科

    1979年4月 - 1983年3月

      詳細を見る

    国名: 日本国

所属学協会 5

  1. IEEE

  2. 日本オペレーションズリサーチ学会

  3. 情報処理学会

  4. 電子情報通信学会

  5. IEEE

委員歴 10

  1. 組込みマルチコアコンソーシアム   会長  

    2014年10月 - 現在   

  2. JEITA マイクロプロセッサ専門委員会   委員  

    2009年4月 - 現在   

  3. 情報処理学会論文誌「組込みシステム工学」特集号編集委員会   編集委員  

    2012年2月 - 現在   

  4. 情報処理学会組込みシステム研究会   運営委員  

    2016年4月 - 現在   

  5. 情報処理学会組込みシステム研究会   運営委員  

    2016年4月 - 現在   

  6. 情報処理学会論文誌「組込みシステム工学」特集号編集委員会   編集委員長  

    2014年2月 - 2016年8月   

  7. 情報処理学会組込みシステム研究会   主査  

    2013年4月 - 2016年3月   

  8. マルチ・メニーコアプラットフォーム標準化委員会 (NEDO PJ)   委員長  

    2013年1月 - 2015年2月   

  9. 情報処理学会組込みシステムシンポジウム   実行委員長  

    2012年4月 - 2013年3月   

  10. 情報処理学会組込みシステムシンポジウム   プログラム委員長  

    2010年4月 - 2011年3月   

▼全件表示

受賞 17

  1. ISE President Best Paper Award

    2018年11月   International SoC Design Conference   Model-Based Parallelizer for Embedded Control Systems on Single-ISA Heterogeneous Multicore Processors

    Zhaoqian Zhong and Masato Edahiro

     詳細を見る

    受賞国:大韓民国

  2. ISE President Best Paper Award

    2018年11月   International SoC Design Conference   Model-Based Parallelizer for Embedded Control Systems on Single-ISA Heterogeneous Multicore Processors

    Zhaoqian Zhong, Masato Edahiro

     詳細を見る

    受賞国:大韓民国

  3. Best Conference Paper Award

    2017年11月   IEEE Robotics and Automation Society   Localization Based on Multiple Visual-Metric Maps

    Sujiwo Muhammad Adi Puspo, Eijiro Takeuchi, Luis Yoichi Morales Saiki, Naoki Akai, Yoshiki Ninomiya, and Masato Edahiro

     詳細を見る

    受賞国:アメリカ合衆国

  4. 第7回TOPPERS活用アイデア・アプリケーション開発コンテスト 銅賞

    2017年11月   TOPPERSプロジェクト   モデルベース開発におけるクロスレイヤ設計手法のマルチコア上モータ制御実装への適用

    竹松慎弥,鍾 兆前,井上雅理,横山静香,小島流石(大阪大),近藤真己(NECソリューションイノベータ),中本幸一(兵庫県立大),安積卓也(大阪大),道木慎二,本田晋也, 枝廣正人

     詳細を見る

    受賞国:日本国

  5. 2017年度コンピュータサイエンス領域奨励賞

    2017年8月   情報処理学会   モデルベース開発におけるマルチ・メニーコア向け自動並列化

    鍾 兆前,枝廣正人

     詳細を見る

    受賞国:日本国

  6. 優秀ポスター賞

    2017年8月   情報処理学会組込みシステム研究会   モデルベース開発におけるクロスレイヤ設計手法のマルチコア上モータ制御実装への適用

    竹松慎弥,鍾 兆前,井上雅理,横山静香,小島流石(大阪大),近藤真己(NECソリューションイノベータ),中本幸一(兵庫県立大),安積卓也(大阪大),道木慎二,本田晋也, 枝廣正人

     詳細を見る

    受賞国:日本国

  7. 優秀ポスター賞

    2015年10月   情報処理学会組込みシステム研究会   Simulinkモデルからのブロックレベル並列化

    山口 滉平,竹松 慎弥,池田 良裕,李 瑞徳,鍾 兆前,近藤 真己,枝廣 正人

     詳細を見る

    受賞国:日本国

  8. 平成21年度科学技術分野の文部科学大臣表彰 科学技術賞(開発部門)

    2009年4月   文部科学省   LSIクロック配線方式の開発

    枝廣 正人

     詳細を見る

    受賞国:日本国

  9. 第18回地球環境大賞 経済産業大臣賞

    2009年4月   フジサンケイグループ   携帯電話向けLSIの高機能化と低消費電力化の両立

    日本電気株式会社(枝廣は技術代表者)

     詳細を見る

    受賞国:日本国

  10. 平成19年度業績賞

    2008年5月   電子情報通信学会   LSIクロック配線方式の研究開発

    枝廣 正人

     詳細を見る

    受賞国:日本国

  11. 平成19年度優秀論文賞

    2007年8月   情報処理学会SLDM研究会   Map Sort:マルチコアプロセッサに向けたスケーラブルなソートアルゴリズム

    枝廣 正人, 山下 慶子

     詳細を見る

    受賞国:日本国

  12. IWIA2007: Best Presentation Award

    2007年1月   Int. Workshop on Innovative Architecture for Future Generation High-Performance Processors (IWIA) Committee   Map Sort: A Scalable Sorting Algorithm for Multi-Core Processors

    Masato Edahiro and Yoshiko Yamashita

     詳細を見る

    受賞国:アメリカ合衆国

  13. 平成6年度山下記念研究賞

    1994年9月   情報処理学会   スキューをゼロにする配線における遅延最小化

    枝廣 正人

     詳細を見る

    受賞国:日本国

  14. 平成5年度坂井記念特別賞

    1994年5月   情報処理学会   VLSI配置配線アルゴリズムの理論と実際に関する研究・開発

    枝廣 正人

     詳細を見る

    受賞国:日本国

  15. 第6回元岡賞

    1991年11月   元岡記念会   CADにおける配置アルゴリズムの研究

    枝廣 正人

     詳細を見る

    受賞国:日本国

  16. 平成元年度篠原記念学術奨励賞

    1990年3月   電子情報通信学会   階層クラスタリングを用いたスタンダードセルLSIのための配置アルゴリズム

    枝廣 正人

     詳細を見る

    受賞国:日本国

  17. 第3回学生論文賞

    1985年9月   日本オペレーションズ・リサーチ学会   幾何学的探索算法の研究

    枝廣 正人

     詳細を見る

    受賞国:日本国

▼全件表示

 

論文 195

  1. Model-based Parallelization for Simulink Models on Multicore CPUs and GPUs 査読有り

    Z. Zhong and M. Edahiro

    International Journal of Computer & Technology   20 巻   頁: 1-13   2020年1月

     詳細を見る

    記述言語:英語   掲載種別:研究論文(学術雑誌)  

    DOI: https://doi.org/10.24297/ijct.v20i.8533

  2. Model-Based Parallelizer for Embedded Control Systems on Single-ISA Heterogeneous Multicore Processors 査読有り

    Z. Zhong, M. Edahiro

    International Journal of Computer & Technology   19 巻   頁: 7470-7484   2019年2月

     詳細を見る

    記述言語:英語   掲載種別:研究論文(学術雑誌)  

    DOI: https://doi.org/10.24297/ijct.v19i0.8123

  3. モデルベース開発におけるクロスレイヤ設計手法のマルチコア上モータ制御実装への適用 査読有り

    竹松慎弥,鍾 兆前,井上雅理,横山静香,小島流石(大阪大),近藤真己(NECソリューションイノベータ),中本幸一(兵庫県立大),安積卓也(大阪大),道木慎二,本田晋也, 枝廣正人

    組込みシステムシンポジウム(ESS2017)     頁: ポスター(26)   2017年8月

     詳細を見る

    記述言語:日本語  

  4. Parallel Design of Feedback Control Systems Utilizing Dead Time for Embedded Multicore Processors 査読有り

    Y. Suzuki (DENSO), K. Sata (Toyota), J. Kako (Toyota), K. Yamaguchi, F. Arakawa and M. Edahiro

    IEICE TRANSACTIONS on Electronics   E99-C 巻 ( 4 ) 頁: 491-502   2016年4月

     詳細を見る

    記述言語:英語   掲載種別:研究論文(学術雑誌)  

  5. Establishing a standard interface between multi-manycore and software tools - SHIM 査読有り

    M. Gondo, F. Arakawa, and M. Edahiro

    Proceedings of COOL Chips XVII     頁: VI-1   2014年4月

     詳細を見る

    記述言語:英語  

  6. Research on highly parallel embedded control system design and implementation method 招待有り

    Masato Edahiro and Masaki Gondo

    Impact   2019 巻 ( 10 ) 頁: 44-46   2019年12月

     詳細を見る

    担当区分:筆頭著者   記述言語:英語  

    DOI: https://doi.org/10.21820/23987073.2019.10.44

  7. Vision-Based Sensing Systems for Autonomous Driving: Centralized or Decentralized?

    Hirabayashi Manato, Saito Yukihiro, Murakami Kosuke, Ohsato Akihito, Kato Shinpei, Edahiro Masato

    Journal of Robotics and Mechatronics   33 巻 ( 3 ) 頁: 686 - 697   2021年

     詳細を見る

    記述言語:英語   出版者・発行元:富士技術出版株式会社  

    <p>The perception of the surrounding circumstances is an essential task for fully autonomous driving systems, but its high computational and network loads typically impede a single host machine from taking charge of the systems. Decentralized processing is a candidate to decrease such loads; however, it has not been clear that this approach fulfills the requirements of onboard systems, including low latency and low power consumption. Embedded oriented graphics processing units (GPUs) are attracting great interest because they provide massively parallel computation capacity with lower power consumption compared to traditional GPUs. This study explored the effects of decentralized processing on autonomous driving using embedded oriented GPUs as decentralized units. We implemented a prototype system that off-loaded image-based object detection tasks onto embedded oriented GPUs to clarify the effects of decentralized processing. The results of experimental evaluation demonstrated that decentralized processing and network quantization achieved approximately 27 ms delay between the feeding of an image and the arrival of detection results to the host as well as approximately 7 W power consumption on each GPU and network load degradation in orders of magnitude. Judging from these results, we concluded that decentralized processing could be a promising approach to decrease processing latency, network load, and power consumption toward the deployment of autonomous driving systems.</p>

    DOI: 10.20965/jrm.2021.p0686

    Web of Science

    CiNii Article

  8. Fast Euclidean Cluster Extraction Using GPUs

    Anh Nguyen, Cano Abraham Monrroy, Edahiro Masato, Kato Shinpei

    JOURNAL OF ROBOTICS AND MECHATRONICS   32 巻 ( 3 ) 頁: 548 - 560   2020年6月

     詳細を見る

    記述言語:日本語  

    Web of Science

  9. An Open Multi-Sensor Fusion Toolbox for Autonomous Vehicles

    MONRROY CANO Abraham, TAKEUCHI Eijiro, KATO Shinpei, EDAHIRO Masato

    IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences   103 巻 ( 1 ) 頁: 252 - 264   2020年

     詳細を見る

    記述言語:英語   出版者・発行元:電子情報通信学会  

    <p>We present an accurate and easy-to-use multi-sensor fusion toolbox for autonomous vehicles. It includes a 'target-less' multi-LiDAR (Light Detection and Ranging), and Camera-LiDAR calibration, sensor fusion, and a fast and accurate point cloud ground classifier. Our calibration methods do not require complex setup procedures, and once the sensors are calibrated, our framework eases the fusion of multiple point clouds, and cameras. In addition we present an original real-time ground-obstacle classifier, which runs on the CPU, and is designed to be used with any type and number of LiDARs. Evaluation results on the KITTI dataset confirm that our calibration method has comparable accuracy with other state-of-the-art contenders in the benchmark.</p>

    DOI: 10.1587/transfun.2019TSP0005

    Web of Science

    CiNii Article

  10. Mapping Method of MATLAB/Simulink Model for Embedded Many-Core Platform

    Honda Kentaro, Kojima Sasuga, Fujimoto Hiroshi, Edahiro Masato, Azumi Takuya

    2020 28TH EUROMICRO INTERNATIONAL CONFERENCE ON PARALLEL, DISTRIBUTED AND NETWORK-BASED PROCESSING (PDP 2020)     頁: 182 - 186   2020年

     詳細を見る

    記述言語:日本語  

    DOI: 10.1109/PDP50117.2020.00034

    Web of Science

  11. Similarity Measure for Product Attribute Estimation

    Ortal Patricia, Edahiro Masato

    IEEE ACCESS   8 巻   頁: 179073 - 179082   2020年

     詳細を見る

    記述言語:日本語  

    DOI: 10.1109/ACCESS.2020.3027023

    Web of Science

  12. Switching Hybrid Method Based on User Similarity and Global Statistics for Collaborative Filtering

    Ortal Patricia, Edahiro Masato

    IEEE ACCESS   8 巻   頁: 213401 - 213415   2020年

     詳細を見る

    記述言語:日本語  

    DOI: 10.1109/ACCESS.2020.3040432

    Web of Science

  13. Traffic light recognition using high-definition map features

    Hirabayashi Manato, Sujiwo Adi, Monrroy Abraham, Kato Shinpei, Edahiro Masato

    ROBOTICS AND AUTONOMOUS SYSTEMS   111 巻   頁: 62 - 72   2019年1月

     詳細を見る

    記述言語:日本語  

    DOI: 10.1016/j.robot.2018.10.004

    Web of Science

  14. Analysis and Evaluation of Current Control System of PMSM with Time-Delay to Improve Parallelization for Implementation on Multi-core Precessors

    Kim Jinsoo, Seiya Kato, Edahiro Masato, Doki Shinji

    2019 22ND INTERNATIONAL CONFERENCE ON ELECTRICAL MACHINES AND SYSTEMS (ICEMS 2019)     頁: 5459 - 5463   2019年

     詳細を見る

    記述言語:日本語  

    Web of Science

  15. Mode based Parallelization for Simulink Models on Multicore CPUs and GPUs

    Zhong Zhaoqian, Edahiro Masato

    2019 INTERNATIONAL SOC DESIGN CONFERENCE (ISOCC)     頁: 103 - 104   2019年

     詳細を見る

    記述言語:日本語  

    Web of Science

  16. Model-Based Parallelizer for Embedded Control Systems on Single-ISA Heterogeneous Multicore Processors

    Zhong Zhaoqian, Edahiro Masato

    2018 INTERNATIONAL SOC DESIGN CONFERENCE (ISOCC)     頁: 117 - 118   2018年

     詳細を見る

    記述言語:日本語  

    Web of Science

  17. Relational Joins on GPUs: A Closer Look

    Yabuta Makoto, Anh Nguyen, Kato Shinpei, Edahiro Masato, Kawashima Hideyuki

    IEEE TRANSACTIONS ON PARALLEL AND DISTRIBUTED SYSTEMS   28 巻 ( 9 ) 頁: 2663 - 2673   2017年9月

     詳細を見る

    記述言語:日本語  

    DOI: 10.1109/TPDS.2017.2677451

    Web of Science

  18. Robust and Accurate Monocular Vision-Based Localization in Outdoor Environments of Real-World Robot Challenge

    Sujiwo Adi, Takeuchi Eijiro, Morales Luis Yoichi, Akai Naoki, Darweesh Hatem, Ninomiya Yoshiki, Edahiro Masato

    JOURNAL OF ROBOTICS AND MECHATRONICS   29 巻 ( 4 ) 頁: 685 - 696   2017年8月

     詳細を見る

    記述言語:日本語  

    Web of Science

  19. Localization Based on Multiple Visual-Metric Maps

    Sujiwo Adi, Takeuchi Eijiro, Morales Luis Yoichi, Akai Naoki, Ninomiya Yoshiki, Edahiro Masato

    2017 IEEE INTERNATIONAL CONFERENCE ON MULTISENSOR FUSION AND INTEGRATION FOR INTELLIGENT SYSTEMS (MFI)     頁: 212 - 219   2017年

     詳細を見る

    記述言語:日本語  

    Web of Science

  20. Robust and Accurate Monocular Vision-Based Localization in Outdoor Environments of Real-World Robot Challenge

    Sujiwo Adi, Takeuchi Eijiro, Morales Luis Yoichi, Akai Naoki, Darweesh Hatem, Ninomiya Yoshiki, Edahiro Masato

    Journal of Robotics and Mechatronics   29 巻 ( 4 ) 頁: 685 - 696   2017年

     詳細を見る

    記述言語:英語   出版者・発行元:富士技術出版株式会社  

    <p>This paper describes our approach to perform robust monocular camera metric localization in the dynamic environments of Tsukuba Challenge 2016. We address two issues related to vision-based navigation. First, we improved the coverage by building a custom vocabulary out of the scene and improving upon place recognition routine which is key for global localization. Second, we established possibility of lifelong localization by using previous year's map. Experimental results show that localization coverage was higher than 90% for six different data sets taken in different years, while localization average errors were under 0.2 m. Finally, the average of coverage for data sets tested with maps taken in different years was of 75%.</p>

    DOI: 10.20965/jrm.2017.p0685

    CiNii Article

  21. Monocular Vision-Based Localization Using ORB-SLAM with LIDAR-Aided Mapping in Real-World Robot Challenge

    Sujiwo Adi, Ando Tomohito, Takeuchi Eijiro, Ninomiya Yoshiki, Edahiro Masato

    JOURNAL OF ROBOTICS AND MECHATRONICS   28 巻 ( 4 ) 頁: 479 - 490   2016年8月

     詳細を見る

    記述言語:日本語  

    Web of Science

  22. Accelerated Deformable Part Models on GPUs

    Hirabayashi Manato, Kato Shinpei, Edahiro Masato, Takeda Kazuya, Mita Seiichi

    IEEE TRANSACTIONS ON PARALLEL AND DISTRIBUTED SYSTEMS   27 巻 ( 6 ) 頁: 1589 - 1602   2016年6月

     詳細を見る

    記述言語:日本語  

    DOI: 10.1109/TPDS.2015.2453962

    Web of Science

  23. A scalability analysis of many cores and on-chip mesh networks on the TILE-Gx platform

    Liu Ye, Sasaki Hiroshi, Kato Shinpei, Edahiro Masato

    2016 IEEE 10TH INTERNATIONAL SYMPOSIUM ON EMBEDDED MULTICORE/MANY-CORE SYSTEMS-ON-CHIP (MCSOC)     頁: 46 - 52   2016年

     詳細を見る

    記述言語:日本語  

    DOI: 10.1109/MCSoC.2016.40

    Web of Science

  24. Monocular Vision-Based Localization Using ORB-SLAM with LIDAR-Aided Mapping in Real-World Robot Challenge

    Sujiwo Adi, Ando Tomohito, Takeuchi Eijiro, Ninomiya Yoshiki, Edahiro Masato

    Journal of Robotics and Mechatronics   28 巻 ( 4 ) 頁: 479 - 490   2016年

     詳細を見る

    記述言語:英語   出版者・発行元:富士技術出版株式会社  

    <p>For the 2015 Tsukuba Challenge, we realized an implementation of vision-based localization based on ORB-SLAM. Our method combined mapping based on ORB-SLAM and Velodyne LIDAR SLAM, and utilized these maps in a localization process using only a monocular camera. We also apply sensor fusion method of odometer and ORB-SLAM from all maps. The combined method delivered better accuracy than the original ORB-SLAM, which suffered from scale ambiguities and map distance distortion. This paper reports on our experience when using ORB-SLAM for visual localization, and describes the difficulties encountered.</p>

    DOI: 10.20965/jrm.2016.p0479

    CiNii Article

  25. Pure Pursuit Revisited: Field Testing of Autonomous Vehicles in Urban Areas

    Ohta Hiroki, Akai Naoki, Takeuchi Eijiro, Kato Shinpei, Edahiro Masato

    PROCEEDINGS OF 2016 IEEE 4TH INTERNATIONAL CONFERENCE ON CYBER-PHYSICAL SYSTEMS, NETWORKS, AND APPLICATIONS (CPSNA)     頁: 7 - 12   2016年

     詳細を見る

    記述言語:日本語  

    DOI: 10.1109/CPSNA.2016.10

    Web of Science

  26. Editor's Message to Special Issue of Embedded Systems Engineering

    Masato Edahiro

    Journal of information processing   23 巻 ( 5 ) 頁: 531 - 531   2015年9月

     詳細を見る

    記述言語:英語   出版者・発行元:一般社団法人 情報処理学会  

    DOI: 10.2197/ipsjjip.23.531

    CiNii Article

  27. System-level Design Method for Control Systems with Hardware-implemented Interrupt Handler

    Yuki Ando, Shinya Honda, Hiroaki Takada, Masato Edahiro

    Journal of information processing   23 巻 ( 5 ) 頁: 532 - 541   2015年9月

     詳細を見る

    記述言語:英語   出版者・発行元:一般社団法人 情報処理学会  

    In this paper, we propose a system-level design method for control systemsthat enables the development of Hardware-implemented interrupt handler. The increasing complexity of control systems has led to a rise in the frequencyof interrupts. As a result, the processor load increases, leading to a deterioration in thelatency of interrupt processing. To solve these problems, we require dedicated hardware that is activated by aninterrupt and can directly access devices during its processing. The proposed method enables control systems with the above dedicatedhardware to be developed using a model that abstracts an interrupt, interruptprocessing, and communication between the control processing and devices. We have developed a system-level design tool which automatically generates thetarget implementation from the model. Case studies on a motor control system show that the proposed methodreduces the processor load, improves the latency of the interrupt processing,and enables the design space exploration for the control system.In this paper, we propose a system-level design method for control systemsthat enables the development of Hardware-implemented interrupt handler. The increasing complexity of control systems has led to a rise in the frequencyof interrupts. As a result, the processor load increases, leading to a deterioration in thelatency of interrupt processing. To solve these problems, we require dedicated hardware that is activated by aninterrupt and can directly access devices during its processing. The proposed method enables control systems with the above dedicatedhardware to be developed using a model that abstracts an interrupt, interruptprocessing, and communication between the control processing and devices. We have developed a system-level design tool which automatically generates thetarget implementation from the model. Case studies on a motor control system show that the proposed methodreduces the processor load, improves the latency of the interrupt processing,and enables the design space exploration for the control system.

    DOI: 10.2197/ipsjjip.23.532

    CiNii Article

  28. Editor's Message to Special Issue on Embedded Systems Engineering

    Masato Edahiro

    Journal of information processing   23 巻 ( 2 ) 頁: 117 - 117   2015年3月

     詳細を見る

    記述言語:英語   出版者・発行元:一般社団法人 情報処理学会  

    DOI: 10.2197/ipsjjip.23.117

    CiNii Article

  29. モデル予測制御における非線形漸化式実行の並列化 (コンピュータシステム)

    山田 竜正, 枝廣 正人

    電子情報通信学会技術研究報告 = IEICE technical report : 信学技報   114 巻 ( 506 ) 頁: 275 - 280   2015年3月

     詳細を見る

    記述言語:日本語   出版者・発行元:一般社団法人電子情報通信学会  

    近年,制御の分野では制御の高精度化が進んでいる.しかし,高精度な制御はシングルコアで処理するには演算負荷が大きい.そこでマルチ・メニーコアの使用が考えられる.高精度な制御として,モデル予測制御がある.この手法では,制御対象の振る舞いをある一定の範囲先まで計算を行う.この計算は制御対象のモデルを用いて行われ,漸化式となる.この漸化式が非線形の場合,漸化式計算は行列計算として表すことができず,計算負荷が大きい上,並列化が難しい.そこで本研究では,この時間かかる非線形漸化式や,それを含む制御の計算の並列実行を検討する.まず漸化式の計算をSimulinkモデルにより記述し,その構造を元にタスク(関数)に分割されたCコードと,そのタスクグラフを生成する.このタスクグラフに対し,CP/MISF法を使用してスケジューリングを行う.16コアのメニーコアシミュレータ上で評価した結果,CP/MISF法を使用すると,非線形漸化式の計算を16コアで10.5倍高速化できることがわかった.また,Simulated Annealing法と比較したところ,並列性能が良く,スケジューリング時間も6桁程度高速であり,CP/MISF法が,非線形漸化式の並列実行に適していることを示した.

    CiNii Article

  30. モデル予測制御における非線形漸化式実行の並列化 (ディペンダブルコンピューティング)

    山田 竜正, 枝廣 正人

    電子情報通信学会技術研究報告 = IEICE technical report : 信学技報   114 巻 ( 507 ) 頁: 275 - 280   2015年3月

     詳細を見る

    記述言語:日本語   出版者・発行元:一般社団法人電子情報通信学会  

    近年,制御の分野では制御の高精度化が進んでいる.しかし,高精度な制御はシングルコアで処理するには演算負荷が大きい.そこでマルチ・メニーコアの使用が考えられる.高精度な制御として,モデル予測制御がある.この手法では,制御対象の振る舞いをある一定の範囲先まで計算を行う.この計算は制御対象のモデルを用いて行われ,漸化式となる.この漸化式が非線形の場合,漸化式計算は行列計算として表すことができず,計算負荷が大きい上,並列化が難しい.そこで本研究では,この時間かかる非線形漸化式や,それを含む制御の計算の並列実行を検討する.まず漸化式の計算をSimulinkモデルにより記述し,その構造を元にタスク(関数)に分割されたCコードと,そのタスクグラフを生成する.このタスクグラフに対し,CP/MISF法を使用してスケジューリングを行う.16コアのメニーコアシミュレータ上で評価した結果,CP/MISF法を使用すると,非線形漸化式の計算を16コアで10.5倍高速化できることがわかった.また,Simulated Annealing法と比較したところ,並列性能が良く,スケジューリング時間も6桁程度高速であり,CP/MISF法が,非線形漸化式の並列実行に適していることを示した.

    CiNii Article

  31. モデル予測制御における非線形漸化式実行の並列化

    山田 竜正, 枝廣 正人

    情報処理学会研究報告. SLDM, [システムLSI設計技術]   2015 巻 ( 37 ) 頁: 1 - 6   2015年2月

     詳細を見る

    記述言語:日本語   出版者・発行元:一般社団法人情報処理学会  

    近年,制御の分野では制御の高精度化が進んでいる.しかし,高精度な制御はシングルコアで処理するには演算負荷が大きい.そこでマルチ・メニーコアの使用が考えられる.高精度な制御として,モデル予測制御がある.この手法では,制御対象の振る舞いをある一定の範囲先まで計算を行う.この計算は制御対象のモデルを用いて行われ,漸化式となる.この漸化式が非線形の場合,漸化式計算は行列計算として表すことができず,計算負荷が大きい上,並列化が難しい.そこで本研究では,この時間かかる非線形漸化式や,それを含む制御の計算の並列実行を検討する.まず漸化式の計算を Simulink モデルにより記述し,その構造を元にタスク (関数) に分割された C コードと,そのタスクグラフを生成する.このタスクグラフに対し,CP/MISF 法を使用してスケジューリングを行う.16 コアのメニーコアシミュレータ上で評価した結果,CP/MISF法 を使用すると,非線形漸化式の計算を 16 コアで 10.5 倍高速化できることがわかった.また,Simulated Annealing 法と比較したところ,並列性能が良く,スケジューリング時間も 6 桁程度高速であり,CP/MISF 法が,非線形漸化式の並列実行に適していることを示した.

    CiNii Article

  32. モデル予測制御における非線形漸化式実行の並列化

    山田 竜正, 枝廣 正人

    情報処理学会研究報告. EMB, 組込みシステム   2015 巻 ( 37 ) 頁: 1 - 6   2015年2月

     詳細を見る

    記述言語:日本語   出版者・発行元:一般社団法人情報処理学会  

    近年,制御の分野では制御の高精度化が進んでいる.しかし,高精度な制御はシングルコアで処理するには演算負荷が大きい.そこでマルチ・メニーコアの使用が考えられる.高精度な制御として,モデル予測制御がある.この手法では,制御対象の振る舞いをある一定の範囲先まで計算を行う.この計算は制御対象のモデルを用いて行われ,漸化式となる.この漸化式が非線形の場合,漸化式計算は行列計算として表すことができず,計算負荷が大きい上,並列化が難しい.そこで本研究では,この時間かかる非線形漸化式や,それを含む制御の計算の並列実行を検討する.まず漸化式の計算を Simulink モデルにより記述し,その構造を元にタスク (関数) に分割された C コードと,そのタスクグラフを生成する.このタスクグラフに対し,CP/MISF 法を使用してスケジューリングを行う.16 コアのメニーコアシミュレータ上で評価した結果,CP/MISF法 を使用すると,非線形漸化式の計算を 16 コアで 10.5 倍高速化できることがわかった.また,Simulated Annealing 法と比較したところ,並列性能が良く,スケジューリング時間も 6 桁程度高速であり,CP/MISF 法が,非線形漸化式の並列実行に適していることを示した.

    CiNii Article

  33. 特集「組込みシステム工学」の編集にあたって

    枝廣 正人

    情報処理学会論文誌   56 巻 ( 2 ) 頁: 714 - 714   2015年2月

     詳細を見る

    記述言語:日本語   出版者・発行元:一般社団法人情報処理学会  

    CiNii Article

  34. Automatic Synthesis of Inter-heterogeneous-processor Communication for Programmable System-on-chip

    Ando Yuki, Ishida Yukihito, Honda Shinya, Takada Hiroaki, Edahiro Masato

    Information and Media Technologies   10 巻 ( 3 ) 頁: 415 - 419   2015年

     詳細を見る

    記述言語:英語   出版者・発行元:Information and Media Technologies 編集運営会議  

    This paper introduces an automatic synthesis technique and tool to implement inter-heterogeneous-processor communication for programmable system-on-chips (PSoCs). PSoCs have an ARM-based hard processor system connected to an FPGA fabric. By implementing the soft processors in the FPGA fabric, PSoCs realize heterogeneous multiprocessors. Since the number and type of soft processors are configurable, PSoCs can be various heterogeneous multiprocessors. However, the inter-heterogeneous-processor communications are not supported by single binary operating systems. Proposed method automatically synthesizes the inter-heterogeneous-processor communications at an application layer from a general model description. The case study shows that automatically generated inter-heterogeneous-processor communication exactly runs the system on heterogeneous multiprocessors.

    DOI: 10.11185/imt.10.415

    CiNii Article

  35. HexaCam: An FPGA-based Multi-view Camera System

    Monrroy Abraham, Hirabayashi Manato, Kato Shinpei, Edahiro Masato, Miyoshi Takefumi, Funada Satoshi

    2015 IEEE 3RD INTERNATIONAL CONFERENCE ON CYBER-PHYSICAL SYSTEMS, NETWORKS, AND APPLICATIONS CPSNA 2015     頁: 48 - 53   2015年

     詳細を見る

    記述言語:日本語  

    DOI: 10.1109/CPSNA.2015.18

    Web of Science

  36. Design Space Exploration of Control System with Hardware-implemented Interrupt Handler

    Ando Yuki, Honda Shinya, Takada Hiroaki, Edahiro Masato

    2015 6TH INTERNATIONAL CONFERENCE OF INFORMATION AND COMMUNICATION TECHNOLOGY FOR EMBEDDED SYSTEMS (IC-ICTES)     2015年

     詳細を見る

    記述言語:日本語  

    Web of Science

  37. Automatic synthesis of inter-heterogeneous-processor communication implementation for programmable system-on-chip

    Ando Yuki, Ishida Yukihito, Honda Shinya, Takada Hiroaki, Edahiro Masato

    2015 INTERNATIONAL CONFERENCE ON VLSI SYSTEMS, ARCHITECTURE, TECHNOLOGY AND APPLICATIONS (VLSI-SATA)     2015年

     詳細を見る

    記述言語:日本語  

    Web of Science

  38. Automatic Synthesis of Inter-heterogeneous-processor Communication for Programmable System-on-chip

    Ando Yuki, Ishida Yukihito, Honda Shinya, Takada Hiroaki, Edahiro Masato

    IPSJ Transactions on System LSI Design Methodology   8 巻 ( 0 ) 頁: 95 - 99   2015年

     詳細を見る

    記述言語:英語   出版者・発行元:一般社団法人 情報処理学会  

    This paper introduces an automatic synthesis technique and tool to implement inter-heterogeneous-processor communication for programmable system-on-chips (PSoCs). PSoCs have an ARM-based hard processor system connected to an FPGA fabric. By implementing the soft processors in the FPGA fabric, PSoCs realize heterogeneous multiprocessors. Since the number and type of soft processors are configurable, PSoCs can be various heterogeneous multiprocessors. However, the inter-heterogeneous-processor communications are not supported by single binary operating systems. Proposed method automatically synthesizes the inter-heterogeneous-processor communications at an application layer from a general model description. The case study shows that automatically generated inter-heterogeneous-processor communication exactly runs the system on heterogeneous multiprocessors.

    DOI: 10.2197/ipsjtsldm.8.95

    CiNii Article

  39. Real-Time Visualization of Moving Objects

    Ortal Patricia, Kato Shinpei, Edahiro Masato

    2015 IEEE 3RD INTERNATIONAL CONFERENCE ON CYBER-PHYSICAL SYSTEMS, NETWORKS, AND APPLICATIONS CPSNA 2015     頁: 60 - 65   2015年

     詳細を見る

    記述言語:日本語  

    DOI: 10.1109/CPSNA.2015.20

    Web of Science

  40. システムレベル設計における制御システム向けプロファイル機構 (VLSI設計技術) -- (デザインガイア2014 : VLSI設計の新しい大地)

    繆 同徳, 安藤 友樹, 本田 晋也, 高田 広章, 枝廣 正人

    電子情報通信学会技術研究報告 = IEICE technical report : 信学技報   114 巻 ( 328 ) 頁: 75 - 80   2014年11月

     詳細を見る

    記述言語:日本語   出版者・発行元:一般社団法人電子情報通信学会  

    本論文ではシステムレベル設計における制御システム向けのプロファイル機構を述べる.制御システムを設計する際,センサーやアクチュエータから非同期で通知される割込みと,割込みにより優先的に処理を開始する割込み処理を考慮する必要がある.但し,既存のプロファイル機構は割込みの関連情報を取得できない.本論文では,制御システムの開発を支援するために,割込みの関連情報を取得可能なプロファイル手法を提案する.提案手法を設計事例に適用し,効果を評価した.

    CiNii Article

  41. 割込みハンドラのハードウェア化を実現するシステムレベル設計手法 (VLSI設計技術) -- (デザインガイア2014 : VLSI設計の新しい大地)

    安藤 友樹, 本田 晋也, 高田 広章, 枝廣 正人

    電子情報通信学会技術研究報告 = IEICE technical report : 信学技報   114 巻 ( 328 ) 頁: 69 - 74   2014年11月

     詳細を見る

    記述言語:日本語   出版者・発行元:一般社団法人電子情報通信学会  

    本論文は,割込みで駆動する専用HWを設計可能な,制御システム向けのシステムレベル設計ツールについて述べる.制御システムは複雑化,処理の高度化が進み,それに伴い割込み処理の頻度が増加したことで,プロセッサ負荷の増加,消費電力の増加,割込み処理レイテンシの悪化といった問題が生じている.これらの問題を解決するため,割込みにより処理を開始し,処理中はセンサや入出力ハードウェアといったデバイスへ直接アクセスする専用ハードウェアが求められている.提案手法は,処理とデバイス間の通信,割込み,割込み処理を抽象化した制御システムモデルから,割込みで駆動するハードウェアを含む制御システムを設計可能である.モータ制御システムを対象とした評価実験により,提案手法を用いることで,プロセッサ負荷の削減,消費電力の削減,レイテンシの改善が可能なことを示す.

    CiNii Article

  42. システムレベル設計における制御システム向けプロファイル機構 (ディペンダブルコンピューティング) -- (デザインガイア2014 : VLSI設計の新しい大地)

    繆 同徳, 安藤 友樹, 本田 晋也, 高田 広章, 枝廣 正人

    電子情報通信学会技術研究報告 = IEICE technical report : 信学技報   114 巻 ( 329 ) 頁: 75 - 80   2014年11月

     詳細を見る

    記述言語:日本語   出版者・発行元:一般社団法人電子情報通信学会  

    本論文ではシステムレベル設計における制御システム向けのプロファイル機構を述べる.制御システムを設計する際,センサーやアクチュエータから非同期で通知される割込みと,割込みにより優先的に処理を開始する割込み処理を考慮する必要がある.但し,既存のプロファイル機構は割込みの関連情報を取得できない.本論文では,制御システムの開発を支援するために,割込みの関連情報を取得可能なプロファイル手法を提案する.提案手法を設計事例に適用し,効果を評価した.

    CiNii Article

  43. 割込みハンドラのハードウェア化を実現するシステムレベル設計手法 (ディペンダブルコンピューティング) -- (デザインガイア2014 : VLSI設計の新しい大地)

    安藤 友樹, 本田 晋也, 高田 広章, 枝廣 正人

    電子情報通信学会技術研究報告 = IEICE technical report : 信学技報   114 巻 ( 329 ) 頁: 69 - 74   2014年11月

     詳細を見る

    記述言語:日本語   出版者・発行元:一般社団法人電子情報通信学会  

    本論文は,割込みで駆動する専用HWを設計可能な,制御システム向けのシステムレベル設計ツールについて述べる.制御システムは複雑化,処理の高度化が進み,それに伴い割込み処理の頻度が増加したことで,プロセッサ負荷の増加,消費電力の増加,割込み処理レイテンシの悪化といった問題が生じている.これらの問題を解決するため,割込みにより処理を開始し,処理中はセンサや入出力ハードウェアといったデバイスへ直接アクセスする専用ハードウェアが求められている.提案手法は,処理とデバイス間の通信,割込み,割込み処理を抽象化した制御システムモデルから,割込みで駆動するハードウェアを含む制御システムを設計可能である.モータ制御システムを対象とした評価実験により,提案手法を用いることで,プロセッサ負荷の削減,消費電力の削減,レイテンシの改善が可能なことを示す.

    CiNii Article

  44. 階層構造を持つメニーコアアーキテクチャへのタスクマッピング

    油谷 創, 枝廣 正人

    情報処理学会研究報告. EMB, 組込みシステム   2014 巻 ( 3 ) 頁: 1 - 8   2014年9月

     詳細を見る

    記述言語:日本語   出版者・発行元:一般社団法人情報処理学会  

    近年,半導体技術の進展によって 1 つの LSI 上に複数のプロセッサが搭載されたマルチコアや,数十,数百のプロセッサが搭載されたメニーコアが広く使われている.また,スケーラビリティをさらに高めるために階層構造を持つメニーコアも登場している.階層型メニーコアアーキテクチャは,将来組込みプロセッサにおいても主流になると考えられている.そこで,階層構造を考慮したタスクマッピング手法を提案し,既存手法との比較評価を行った.提案手法は NN Embed 法,Topo-LB 法,Cluster-Based ILP 法と比較してそれぞれ 44%,32%,26%通信コストの少ないマッピング結果を示した.

    CiNii Article

  45. ソフトウェア向けハードウェア性能記述を用いたマルチコアにおける性能見積り (コンピュータシステム 組込み技術とネットワークに関するワークショップETNET2014)

    西村 裕, 中村 陸, 荒川 文男, 枝廣 正人

    電子情報通信学会技術研究報告 = IEICE technical report : 信学技報   113 巻 ( 497 ) 頁: 151 - 156   2014年3月

     詳細を見る

    記述言語:日本語   出版者・発行元:一般社団法人電子情報通信学会  

    多種多様なメニーコアアーキテクチャが提案されてきており,今後ますます増える傾向にある.このような状況において,ソフトウェア開発ツール等がアーキテクチャ毎に個別に対応することは非効率である.これをなくすため我々は,マルチ・メニーコア標準プラットフォームの開発を進め,ソフトウェア視点での性能情報を含むハードウェア記述の標準化を提案している.本研究では,組込みメニーコアプロセッサの一つを用い,標準記述による性能見積りと実際の処理時間の差異を評価し,精度を高めるための手法及び課題について述べる.

    CiNii Article

  46. ソフトウェア向けハードウェア性能記述を用いたマルチコアにおける性能見積り (ディペンダブルコンピューティング 組込み技術とネットワークに関するワークショップETNET2014)

    西村 裕, 中村 陸, 荒川 文男, 枝廣 正人

    電子情報通信学会技術研究報告 = IEICE technical report : 信学技報   113 巻 ( 498 ) 頁: 151 - 156   2014年3月

     詳細を見る

    記述言語:日本語   出版者・発行元:一般社団法人電子情報通信学会  

    多種多様なメニーコアアーキテクチャが提案されてきており,今後ますます増える傾向にある.このような状況において,ソフトウェア開発ツール等がアーキテクチャ毎に個別に対応することは非効率である.これをなくすため我々は,マルチ・メニーコア標準プラットフォームの開発を進め,ソフトウェア視点での性能情報を含むハードウェア記述の標準化を提案している.本研究では,組込みメニーコアプロセッサの一つを用い,標準記述による性能見積りと実際の処理時間の差異を評価し,精度を高めるための手法及び課題について述べる.

    CiNii Article

  47. 単方向1:1高速同期機構を用いたFPGA実装と評価 (コンピュータシステム 組込み技術とネットワークに関するワークショップETNET2014)

    溝口 裕哉, 中村 陸, 安藤 友樹, 荒川 文男, 枝廣 正人

    電子情報通信学会技術研究報告 = IEICE technical report : 信学技報   113 巻 ( 497 ) 頁: 145 - 150   2014年3月

     詳細を見る

    記述言語:日本語   出版者・発行元:一般社団法人電子情報通信学会  

    近年,組込み制御分野でマルチ・メニーコアの使用が主流となりつつある.複数のコアで制御プログラムを並列に動作させる場合,コア間通信のオーバーヘッドが大きな問題である.そこで,我々は単方向1:1高速同期機構とよぶ高速な通信メカニズムを提案し,その改善を図っている.本稿では,提案機構向けに新たに考案したハードウェア支援手法とFPGAによる評価結果を報告する.モーター制御アプリケーションを用いた評価では,提案手法はマルチコアRTOSの通信APIと比べ,通信時間が約12分の1に短縮された.

    CiNii Article

  48. 単方向1:1高速同期機構を用いたFPGA実装と評価 (ディペンダブルコンピューティング 組込み技術とネットワークに関するワークショップETNET2014)

    溝口 裕哉, 中村 陸, 安藤 友樹, 荒川 文男, 枝廣 正人

    電子情報通信学会技術研究報告 = IEICE technical report : 信学技報   113 巻 ( 498 ) 頁: 145 - 150   2014年3月

     詳細を見る

    記述言語:日本語   出版者・発行元:一般社団法人電子情報通信学会  

    近年,組込み制御分野でマルチ・メニーコアの使用が主流となりつつある.複数のコアで制御プログラムを並列に動作させる場合,コア間通信のオーバーヘッドが大きな問題である.そこで,我々は単方向1:1高速同期機構とよぶ高速な通信メカニズムを提案し,その改善を図っている.本稿では,提案機構向けに新たに考案したハードウェア支援手法とFPGAによる評価結果を報告する.モーター制御アプリケーションを用いた評価では,提案手法はマルチコアRTOSの通信APIと比べ,通信時間が約12分の1に短縮された.

    CiNii Article

  49. Establishing a standard interface between multi-manycore and software tools - SHIM

    Gondo Masaki, Arakawa Fumio, Edahiro Masato

    2014 IEEE COOL CHIPS XVII     2014年

     詳細を見る

    記述言語:日本語  

    Web of Science

  50. Parallel Design of Control Systems Utilizing Dead Time for Embedded Multicore Processors

    Suzuki Yuta, Sata Kota, Kako Junichi, Yamaguchi Kohei, Arakawa Fumio, Edahiro Masato

    2014 IEEE COOL CHIPS XVII     2014年

     詳細を見る

    記述言語:日本語  

    Web of Science

  51. 制御システムのマルチ・メニーコアプロセッサ実装

    枝廣 正人

    計測と制御   53 巻 ( 12 ) 頁: 1111 - 1116   2014年

     詳細を見る

    記述言語:日本語   出版者・発行元:公益社団法人 計測自動制御学会  

    DOI: 10.11499/sicejl.53.1111

    CiNii Article

  52. Power and Performance Characterization and Modeling of GPU-Accelerated Systems

    Abe Yuki, Inoue Koji, Sasaki Hiroshi, Edahiro Masato, Kato Shinpei, Peres Martin

    2014 IEEE 28TH INTERNATIONAL PARALLEL AND DISTRIBUTED PROCESSING SYMPOSIUM     2014年

     詳細を見る

    記述言語:日本語  

    DOI: 10.1109/IPDPS.2014.23

    Web of Science

  53. ヘテロマルチプロセッサシステム向けプロセッサ間通信の自動合成 (リコンフィギャラブルシステム)

    石田 薫史, 安藤 友樹, 本田 晋也, 高田 広章, 枝廣 正人

    電子情報通信学会技術研究報告 = IEICE technical report : 信学技報   113 巻 ( 325 ) 頁: 63 - 68   2013年11月

     詳細を見る

    記述言語:日本語   出版者・発行元:一般社団法人電子情報通信学会  

    本論文ではヘテロジニアス構成のマルチプロセッサSoC向けのプロセッサ間通信の自動合成手法を述べる.プロセッサコア内臓のFPGAの登場など,ヘテロマルチプロセッサシステムの利用が進む一方で,プロセッサ間通信を設計・実装するコストが問題となっている.我々は,多くのヘテロマルチプロセッサシステムが持つ,共有メモリ,プロセッサ間割込みに着目し,プロセッサ間通信を設計・実装する.さらに,設計効率を向上するために,抽象度の高い記述からターゲット向けの通信実装を自動合成する手法を述べる.実現した通信実装を実際のヘテロマルチプロセッサシステム上に実現し,プロセッサ間通信の動作を確認した.

    CiNii Article

  54. 割込み処理を考慮したシステムレベル設計手法 (VLSI設計技術 デザインガイア2013 : VLSI設計の新しい大地)

    安藤 友樹, 石田 薫史, 本田 晋也, 高田 広章, 枝廣 正人

    電子情報通信学会技術研究報告 = IEICE technical report : 信学技報   113 巻 ( 320 ) 頁: 119 - 124   2013年11月

     詳細を見る

    記述言語:日本語   出版者・発行元:一般社団法人電子情報通信学会  

    本論文は,割込み処理を抽象化することで,デバイスとの間で入出力がある制御システムをシステムレベルで設計する手法を述べる.制御システムは複雑化,処理の高度化が進んでおり,設計効率を向上するために制御システムの設計抽象度を上げる必要がある.抽象度の高い設計手法としてシステムレベル設計手法があるが,既存のものはマルチメディアシステムが主な設計対象であり,デバイスなど外部との入出力が必要な制御システムを扱うことができない.我々はデバイスとの入出力に加え,割込みと割込み処理を抽象化し,システムレベルにて制御システムを扱えるモデルを提案する.シリアルドライバを対象とした評価実験により,提案する制御システムモデルを利用することで,小さなオーバヘッドで制御システムを抽象度高く設計可能なことを示す.

    CiNii Article

  55. 割込み処理を考慮したシステムレベル設計手法 (ディペンダブルコンピューティング デザインガイア2013 : VLSI設計の新しい大地)

    安藤 友樹, 石田 薫史, 本田 晋也, 高田 広章, 枝廣 正人

    電子情報通信学会技術研究報告 = IEICE technical report : 信学技報   113 巻 ( 321 ) 頁: 119 - 124   2013年11月

     詳細を見る

    記述言語:日本語   出版者・発行元:一般社団法人電子情報通信学会  

    本論文は,割込み処理を抽象化することで,デバイスとの間で入出力がある制御システムをシステムレベルで設計する手法を述べる.制御システムは複雑化,処理の高度化が進んでおり,設計効率を向上するために制御システムの設計抽象度を上げる必要がある.抽象度の高い設計手法としてシステムレベル設計手法があるが,既存のものはマルチメディアシステムが主な設計対象であり,デバイスなど外部との入出力が必要な制御システムを扱うことができない.我々はデバイスとの入出力に加え,割込みと割込み処理を抽象化し,システムレベルにて制御システムを扱えるモデルを提案する.シリアルドライバを対象とした評価実験により,提案する制御システムモデルを利用することで,小さなオーバヘッドで制御システムを抽象度高く設計可能なことを示す.

    CiNii Article

  56. 単方向1:1高速同期機構を用いた組込み制御並列化

    中村陸 , 荒川文男 , 枝廣正人

    情報処理学会研究報告. [システムソフトウェアとオペレーティング・システム]   2013 巻 ( 11 ) 頁: 1 - 6   2013年11月

     詳細を見る

    記述言語:日本語   出版者・発行元:一般社団法人情報処理学会  

    組込み制御領域において,マルチ・メニーコア化とこれを活用するための制御ソフトウェアの並列化が進められている.しかし期待される処理性能のボトルネックとして,タスクスケジューリングやプロセッサ間通信のオーバヘッドが存在する.1 コア 1 タスクに静的割付けし,単方向 1:1 高速同期機構による通信を用いることで,モータ制御モデルを用いた性能評価において,メニーコア向け高機能 OS 利用と比較して通信時間を 25 分の 1 とし,実行サイクルを逐次実行よりも 25% 程度低減することができた.

    CiNii Article

  57. 単方向1:1高速同期機構を用いた組込み制御並列化

    中村陸 , 荒川文男 , 枝廣正人

    情報処理学会研究報告. EMB, 組込みシステム   2013 巻 ( 11 ) 頁: 1 - 6   2013年11月

     詳細を見る

    記述言語:日本語   出版者・発行元:一般社団法人情報処理学会  

    組込み制御領域において,マルチ・メニーコア化とこれを活用するための制御ソフトウェアの並列化が進められている.しかし期待される処理性能のボトルネックとして,タスクスケジューリングやプロセッサ間通信のオーバヘッドが存在する.1 コア 1 タスクに静的割付けし,単方向 1:1 高速同期機構による通信を用いることで,モータ制御モデルを用いた性能評価において,メニーコア向け高機能 OS 利用と比較して通信時間を 25 分の 1 とし,実行サイクルを逐次実行よりも 25% 程度低減することができた.

    CiNii Article

  58. マルチレート制御モデルのイベントドリブンプロセッサ実装

    大川禎 , 枝廣正人

    情報処理学会研究報告. EMB, 組込みシステム   2013 巻 ( 2 ) 頁: 1 - 7   2013年9月

     詳細を見る

    記述言語:日本語   出版者・発行元:一般社団法人情報処理学会  

    近年,マルチコア・メニーコアが組込みシステムにおいても主流となりつつある.また,制御システムの大規模複雑化による開発工数の増大が課題となっている.そのため,メニーコアであるイベントドリブンプロセッサを用い,タスクをコアに対応させることで制御モデルの実装を行うことを考える.これにより,同一コア内でのタスクスケジューリングが不要となり,開発工数の削減が期待できる.このとき,複数の制御周期が混在するマルチレートモデル,特に制御周期が動的に変化する場合が課題となる.本論文ではマルチレート制御モデルをイベントドリブンプロセッサに実現する手法を提案し,ベンチマークとして制御モデルを実装することで,提案手法の有効性を評価した.

    CiNii Article

  59. 差分方程式の解析的な並列化とそのモデリング

    鈴木悠太 , 枝廣正人

    情報処理学会研究報告. EMB, 組込みシステム   2013 巻 ( 1 ) 頁: 1 - 8   2013年9月

     詳細を見る

    記述言語:日本語   出版者・発行元:一般社団法人情報処理学会  

    本研究では,組込み制御システムにおいて近年研究が進められているモデルベース並列化に着目し,制御系の離散実装時に多くあらわれる差分方程式に対して,並列化前後の誤差を 0 にする,前進差分型・後退差分型の各並列化手法とそのモデリング手法を提案する.提案手法を用いて MATLAB/Simulink で記述された実際のモータ制御モデルを並列設計し,前進差分型と比較して後退差分型の並列性の性能向上を示すと共に,従来経験的に与えられていた遅延要素の初期値設定に関して,解析的な導出方法を提案する.従来のアプローチを適用できないモデルに対して,提案手法の有効性を実証する.

    CiNii Article

  60. CSP理論にもとづいた制御モデルのマルチコア実装向けタスク割当て (コンピュータシステム 組込み技術とネットワークに関するワークショップETNET2013)

    大川 禎, 枝廣 正人, 久村 孝寛

    電子情報通信学会技術研究報告 : 信学技報   112 巻 ( 481 ) 頁: 133 - 138   2013年3月

     詳細を見る

    記述言語:日本語   出版者・発行元:一般社団法人電子情報通信学会  

    近年,マルチコア・メニーコアが組込みシステムにおいても主流となりつつある.また,制御処理を記述する上で有効なソフトウェアモデルとして,CSP (Communicating Sequential Processes)があげられる.本論文では,汎用マイクロコントローラベースのマルチコアシステムをターゲットとし,CSPにより記述されたモーター制御モデルの実装を行い,実行時間が最小となるタスク割当てパターンを非線形計画問題によって発見した.また,従来手法から得られたタスク割り当てパターンと性能比較を行った結果,従来手法に比べ15%性能を改善することができた.

    CiNii Article

  61. CSP理論にもとづいた制御モデルのマルチコア実装向けタスク割当て (ディペンダブルコンピューティング 組込み技術とネットワークに関するワークショップETNET2013)

    大川 禎, 枝廣 正人, 久村 孝寛

    電子情報通信学会技術研究報告 : 信学技報   112 巻 ( 482 ) 頁: 133 - 138   2013年3月

     詳細を見る

    記述言語:日本語   出版者・発行元:一般社団法人電子情報通信学会  

    近年,マルチコア・メニーコアが組込みシステムにおいても主流となりつつある.また,制御処理を記述する上で有効なソフトウェアモデルとして,CSP (Communicating Sequential Processes)があげられる.本論文では,汎用マイクロコントローラベースのマルチコアシステムをターゲットとし,CSPにより記述されたモーター制御モデルの実装を行い,実行時間が最小となるタスク割当てパターンを非線形計画問題によって発見した.また,従来手法から得られたタスク割り当てパターンと性能比較を行った結果,従来手法に比べ15%性能を改善することができた.

    CiNii Article

  62. サイバーフィジカルシステムとLSI設計技術 (VLSI設計技術)

    加藤 真平, 枝廣 正人

    電子情報通信学会技術研究報告 : 信学技報   112 巻 ( 451 ) 頁: 67 - 69   2013年3月

     詳細を見る

    記述言語:日本語   出版者・発行元:一般社団法人電子情報通信学会  

    我が国が直面する環境負荷や少子高齢化など深刻な社会問題への対応,そして停滞する電子産業の再活性化のためには,社会と情報通信技術の双方に革新を促す統合基盤システムの研究開発が急務である.その1つとしてサイバー技術と実世界の調和を図るサイバーフィジカルシステム(CPS)が注目を集めている.CPSは分野横断型の複合コンピュータシステムであり,未だ体系的モデルをもたない研究分野でも.個々の要素技術においても,今日の最先端技術ではCPSの性能要求や機能要求を満たすことができない場合も少なくない.本稿ではCPSに関する世界の動向といくつかの事例に触れ,プラットフォームとアプリケーションの観点から特に最適化問題に焦点を充ててLSI設計技術活用の可能性について論じる.

    CiNii Article

  63. A Channel-based Communication/Synchronization Model for SW-HW Multitasking on Dynamically Partially Reconfigurable FPGAs (VLSI設計技術)

    Jozwik Krzystof, Honda Shinya, Edahiro Masato, Tomiyama Hiroyuki, Takada Hiroaki

    電子情報通信学会技術研究報告 : 信学技報   112 巻 ( 375 ) 頁: 135 - 140   2013年1月

     詳細を見る

    記述言語:英語   出版者・発行元:一般社団法人電子情報通信学会  

    CiNii Article

  64. A Channel-based Communication/Synchronization Model for SW-HW Multitasking on Dynamically Partially Reconfigurable FPGAs (リコンフィギャラブルシステム)

    Jozwik Krzystof, Honda Shinya, Edahiro Masato, Tomiyama Hiroyuki, Takada Hiroaki

    電子情報通信学会技術研究報告 : 信学技報   112 巻 ( 377 ) 頁: 135 - 140   2013年1月

     詳細を見る

    記述言語:英語   出版者・発行元:一般社団法人電子情報通信学会  

    CiNii Article

  65. A Channel-based Communication/Synchronization Model for SW-HW Multitasking on Dynamically Partially Reconfigurable FPGAs (コンピュータシステム)

    Jozwik Krzystof, Honda Shinya, Edahiro Masato, Tomiyama Hiroyuki, Takada Hiroaki

    電子情報通信学会技術研究報告 : 信学技報   112 巻 ( 376 ) 頁: 135 - 140   2013年1月

     詳細を見る

    記述言語:英語   出版者・発行元:一般社団法人電子情報通信学会  

    CiNii Article

  66. Data Transfer Matters for GPU Computing

    Fujii Yusuke, Azumi Takuya, Nishio Nobuhiko, Kato Shinpei, Edahiro Masato

    2013 19TH IEEE INTERNATIONAL CONFERENCE ON PARALLEL AND DISTRIBUTED SYSTEMS (ICPADS 2013)     頁: 275 - 282   2013年

     詳細を見る

    記述言語:日本語  

    DOI: 10.1109/ICPADS.2013.47

    Web of Science

  67. GPU Implementations of Object Detection using HOG Features and Deformable Models

    Hirabayashi Manato, Kato Shinpei, Edahiro Masato, Takeda Kazuya, Kawano Taiki, Mita Seiichi

    2013 IEEE 1ST INTERNATIONAL CONFERENCE ON CYBER-PHYSICAL SYSTEMS, NETWORKS, AND APPLICATIONS (CPSNA)     頁: 106 - 111   2013年

     詳細を見る

    記述言語:日本語  

    Web of Science

  68. Power and Performance of GPU-accelerated Systems: A Closer Look

    Abe Yuki, Sasaki Hiroshi, Kato Shinpei, Inoue Koji, Edahiro Masato, Peres Martin

    2013 IEEE INTERNATIONAL SYMPOSIUM ON WORKLOAD CHARACTERIZATION (IISWC 2013)     頁: 109 - +   2013年

     詳細を見る

    記述言語:日本語  

    Web of Science

  69. 非対称数字表現に対する平均ハミング重みの最適化

    スッパキットパイサーン ウォラポン, 枝廣 正人, 今井 浩

    電子情報通信学会技術研究報告. COMP, コンピュテーション   112 巻 ( 93 ) 頁: 79 - 86   2012年6月

     詳細を見る

    記述言語:英語   出版者・発行元:一般社団法人電子情報通信学会  

    本研究ではマルチスカラー倍算における非対称数字表現の平均的な効率を定める手法を提案する。マルチスカラー倍算は楕円曲線デジタル署名アルゴリズム(ECDSA)において最も計算時間を要する演算であるため、表現数字集合拡大をはじめ様々な研究がされている。表現数字集合を拡大するとマルチスカラー倍算は高速化されるが、前処理に長い時間を要する。そこで、我々は非対称数字表現を提案し、マルコフ連鎖やグラフ理論を利用して解析を行った。その結果、非対称数字表現は前処理を拡大数字集合ほど必要とせず、効率も高いと確認できた。

    CiNii Article

  70. 高位合成によるSTPエンジン及びFPGAへのAES/ADPCMの実装と評価

    石田 薫史, 柴田 誠也, 安藤 友樹, 本田 晋也, 高田 広章, 枝廣 正人

    電子情報通信学会技術研究報告. RECONF, リコンフィギャラブルシステム : IEICE technical report   112 巻 ( 70 ) 頁: 77 - 82   2012年5月

     詳細を見る

    記述言語:日本語   出版者・発行元:一般社団法人電子情報通信学会  

    SoCの専用ハードウェアの代替技術として注目を集める再構成技術の性能を確かめるため,動的再構成ハードウェアであるSTPエンジンおよび静的再構成ハードウェアであるFPGAの比較を行った.比較のために両ハードウェアにC言語で記述されたAESおよびADPCMのアプリケーションを高位合成を用いて実装した.実装にはそれぞれのハードウェアで同じ高位合成ツールを利用した統合開発環境を用いた.比較には面積,状態数,サイクル数,周波数,実行時間の5点に着目し,STPとFPGAの性能について評価を行った.

    CiNii Article

  71. Efficient Algorithms for Extracting Pareto-optimal Hardware Configurations in DEPS Framework

    KAWASHIMA HIROTAKA, ZENG GANG, TAKASE HIDEKI, Masato Edahiro, Hiroaki Takada

    情報処理学会論文誌 論文誌トランザクション   5 巻 ( 0 ) 頁: 133 - 142   2012年

     詳細を見る

    記述言語:英語   出版者・発行元:一般社団法人情報処理学会  

    A dynamic energy performance scaling (DEPS) framework has been proposed as a generalization of dynamic voltage frequency scaling (DVFS). The DEPS framework selects an energy-optimal hardware configuration at runtime. To reduce runtime overhead, Pareto-optimal combinations of hardware configurations should be provided via DEPS profiling during the design phase. The challenge of DEPS profiling lies in extracting the Pareto-optimal combinations efficiently from the exponential search space. We propose two exact algorithms to reduce the number of calculations in DEPS profiling. These algorithms can be used with common search algorithms. We also propose a heuristic algorithm for searching Pareto-optimal configurations efficiently. Extensive experiments are performed, and they demonstrate that the proposed algorithms can complete DEPS profiling within a reasonable amount of time and generate optimal DEPS profiles. It is believed that the proposed algorithms will enable easy application of the DEPS framework in practice.

    DOI: 10.2197/ipsjtsldm.5.133

    CiNii Article

  72. Special Section on Discrete Mathematics and Its Applications

    CHAO Jinhui, EDAHIRO Masato, FUJITO Toshihiro, HAGIHARA Kenichi, HANDA Keiichi, HIRAISHI Kunihiko, ITO Hiro, MAMBO Masahiro, MATSUI Tomomi, MIYANO Eiji, OKAMOTO Eiji, OSAWA Shingo, OKABE Yasuo, IMAI Keiko

    IEICE transactions on fundamentals of electronics, communications and computer sciences   84 巻 ( 5 )   2001年5月

     詳細を見る

    記述言語:英語   出版者・発行元:一般社団法人電子情報通信学会  

    CiNii Article

  73. Switching Hybrid Method Based on User Similarity and Global Statistics for Collaborative Filtering 査読有り

    Patricia Ortal and Masato Edahiro

    IEEE Access   8 巻   頁: 213401 - 213415   2020年9月

     詳細を見る

    記述言語:英語   掲載種別:研究論文(学術雑誌)  

  74. Similarity Measure for Product Attribute Estimation 査読有り

    Patricia Ortal and Masato Edahiro

    IEEE Access   8 巻   頁: 179073 - 179082   2020年9月

     詳細を見る

    記述言語:英語   掲載種別:研究論文(学術雑誌)  

  75. FPGA混在のHM-SoCに対するモデルベース並列化設計開発環境の検討 査読有り

    山本 椋太, 小川 真彩高, 生沼 正博, 近藤 真己, 本田 晋也, 枝廣 正人

    DAシンポジウム論文集     頁: 81 - 88   2020年9月

     詳細を見る

    記述言語:日本語   掲載種別:論文集(書籍)内論文  

  76. モデルベース並列化ツールを用いたマルチコアシステム開発フローの提案 査読有り

    生沼 正博, 山本 椋太, 竹内 成樹, 権藤 正樹, 本田 晋也, 近藤 真己, 枝廣 正人

    DAシンポジウム論文集     頁: 73 - 80   2020年9月

     詳細を見る

    記述言語:日本語   掲載種別:論文集(書籍)内論文  

  77. Fast Euclidean Cluster Extraction Using GPUs 査読有り

    Anh Nguyen, Abraham Monrroy Cano, Masato Edahiro, and Shinpei Kato

    Journal of Robotics and Mechatronics   32 巻 ( 3 ) 頁: 548 - 560   2020年6月

     詳細を見る

    記述言語:英語   掲載種別:研究論文(学術雑誌)  

  78. An Open Multi-Sensor Fusion Toolbox for Autonomous Vehicles 査読有り

    A. C. Monrroy, E. Takeuchi, M. Edahiro and S. Kato

    IEICE Transastions on Fundamentals   E103-A 巻 ( 1 ) 頁: 252-264   2020年1月

     詳細を見る

    記述言語:英語   掲載種別:研究論文(学術雑誌)  

    DOI: https://doi.org/10.1587/transfun.2019TSP0005

  79. An Open Multi-Sensor Fusion Toolbox for Autonomous Vehicles 査読有り

    A. C. Monrroy, E. Takeuchi, M. Edahiro, S. Kato

    IEICE Transastions on Fundamentals   E103-A 巻 ( 1 ) 頁: 252-264   2020年1月

     詳細を見る

    記述言語:英語   掲載種別:研究論文(学術雑誌)  

  80. Model-based Parallelization for Simulink Models on Multicore CPUs and GPUs 査読有り

    Z. Zhong, M. Edahiro

    International Journal of Computer & Technology   20 巻   頁: 1-13   2020年1月

     詳細を見る

    記述言語:英語   掲載種別:研究論文(学術雑誌)  

  81. Fast Euclidean Cluster Extraction Using GPUs

    Nguyen Anh, Cano Abraham Monrroy, Edahiro Masato, Kato Shinpei

    Journal of Robotics and Mechatronics   32 巻 ( 3 ) 頁: 548 - 560   2020年

     詳細を見る

    記述言語:英語   掲載種別:研究論文(学術雑誌)   出版者・発行元:富士技術出版株式会社  

    <p>Clustering is the task of dividing an input dataset into groups of objects based on their similarity. This process is frequently required in many applications. However, it is computationally expensive when running on traditional CPUs due to the large number of connections and objects the system needs to inspect. In this paper, we investigate the use of NVIDIA graphics processing units and their programming platform CUDA in the acceleration of the Euclidean clustering (EC) process in autonomous driving systems. We propose GPU-accelerated algorithms for the EC problem on point cloud datasets, optimization strategies, and discuss implementation issues of each method. Our experiments show that our solution outperforms the CPU algorithm with speedup rates up to 87X on real-world datasets.</p>

    DOI: 10.20965/jrm.2020.p0548

    CiNii Article

  82. Research on highly parallel embedded control system design and implementation method 招待有り

    Masato Edahiro, Masaki Gondo

    Impact   2019 巻 ( 10 ) 頁: 44-46   2019年12月

     詳細を見る

    記述言語:英語   掲載種別:研究論文(学術雑誌)  

  83. Model-based Parallelization for Simulink Models on Multicore CPUs and GPUs 査読有り

    Z. Zhong and M. Edahiro

    Proceedings of International SoC Design Conference (ISOCC 2019)     頁: DAS3-1   2019年10月

     詳細を見る

    記述言語:英語  

  84. Model-based Parallelization for Simulink Models on Multicore CPUs and GPUs 査読有り

    Z. Zhong, M. Edahiro

    Proceedings of International SoC Design Conference (ISOCC 2019)     頁: DAS3-1   2019年10月

     詳細を見る

    記述言語:英語   掲載種別:研究論文(その他学術会議資料等)  

  85. Model-Based Parallelizer for Embedded Control Systems on Single-ISA Heterogeneous Multicore Processors 査読有り

    Z. Zhong, M. Edahiro

    International Journal of Computer & Technology   19 巻   頁: 7470-7484   2019年2月

     詳細を見る

    記述言語:英語   掲載種別:研究論文(学術雑誌)  

  86. Traffic light recognition using high-definition map features 査読有り

    M. Hirabayashi, A. Sujiwo, A. Monrroy, S. Kato, M. Edahiro

    Journal of Robotics and Autonomous Systems   111 巻   頁: 62-72   2019年1月

     詳細を見る

    記述言語:英語   掲載種別:研究論文(学術雑誌)  

    DOI: https://doi.org/10.1016/j.robot.2018.10.004

  87. Analysis of Memory System of Tiled Many-core Processors 査読有り

    Y. Liu, S. Kato, M. Edahiro

    IEEE Access     2019年1月

     詳細を見る

    記述言語:英語   掲載種別:研究論文(学術雑誌)  

    DOI: https://doi.org/10.1109/ACCESS.2019.2895701

  88. Traffic light recognition using high-definition map features 査読有り

    M. Hirabayashi, A. Sujiwo, A. Monrroy, S. Kato, M. Edahiro

    Journal of Robotics and Autonomous Systems   111 巻   頁: 62-72   2019年1月

     詳細を見る

    記述言語:英語   掲載種別:研究論文(学術雑誌)  

    DOI: 10.1016/j.robot.2018.10.004

  89. Analysis of Memory System of Tiled Many-Core Processors 査読有り

    Liu Ye, Kato Shinpei, Edahiro Masato

    IEEE ACCESS   7 巻   頁: 18964 - 18977   2019年

     詳細を見る

    記述言語:日本語   掲載種別:研究論文(学術雑誌)  

    DOI: 10.1109/ACCESS.2019.2895701

    Web of Science

  90. Optimization of the Load Balancing Policy for Tiled Many-Core Processors 査読有り

    Liu Ye, Kato Shinpei, Edahiro Masato

    IEEE ACCESS   7 巻   頁: 10176 - 10188   2019年

     詳細を見る

    記述言語:日本語   掲載種別:研究論文(学術雑誌)  

    DOI: 10.1109/ACCESS.2018.2883415

    Web of Science

  91. Optimization of the Load Balancing Policy for Tiled Many-core Processors 査読有り

    Y. Liu, S. Kato, M. Edahiro

    IEEE Access   7 巻   頁: 10176 - 10188   2018年12月

     詳細を見る

    記述言語:英語   掲載種別:研究論文(学術雑誌)  

    DOI: https://doi.org/10.1109/ACCESS.2018.2883415

  92. Model-Based Parallelizer for Embedded Control Systems on Single-ISA Heterogeneous Multicore Processors 査読有り

    Z. Zhong, M. Edahiro

    Proceedings of International SoC Design Conference (ISOCC 2018)     頁: DAS2-2   2018年11月

     詳細を見る

    記述言語:英語  

  93. Model-Based Parallelizer for Embedded Control Systems on Single-ISA Heterogeneous Multicore Processors 査読有り

    Z. Zhong, M. Edahiro

    Proceedings of International SoC Design Conference (ISOCC 2018)     頁: DAS2-2   2018年11月

     詳細を見る

    記述言語:英語   掲載種別:研究論文(その他学術会議資料等)  

  94. GPU-Accelerated VoltDB: A Case for Indexed Nested Loop Join 査読有り

    N. Anh, M. Edahiro and S. Kato

    Proceedings of the 2018 International Conference on High Performance Computing &#38; Simulation (HPCS 2018)     頁: 204 - 212   2018年7月

     詳細を見る

    記述言語:英語  

    DOI: https://doi.org/10.1109/HPCS.2018.00046

  95. Remapping Method to Minimize Makespan of Simulink Model for Embedded Multi-core Systems 査読有り

    S. Kojima, M. Edahiro, and T. Azumi

    Proceedings of the 33rd International Conference on Computers and Their Applications (CATA2018)     頁: T-P1-1   2018年3月

     詳細を見る

    記述言語:英語  

  96. Remapping Method to Minimize Makespan of Simulink Model for Embedded Multi-core Systems 査読有り

    S. Kojima, M. Edahiro, T. Azumi

    Proceedings of the 33rd International Conference on Computers and Their Applications (CATA2018)     頁: T-P1-1   2018年3月

     詳細を見る

    記述言語:英語   掲載種別:研究論文(その他学術会議資料等)  

  97. 組込み制御システムに対するマルチコア向けモデルレベル自動並列化手法 査読有り

    鍾兆前,枝廣正人

    情報処理学会論文誌   59 巻 ( 2 ) 頁: 735-747   2018年2月

     詳細を見る

    記述言語:日本語   掲載種別:研究論文(学術雑誌)  

  98. 組込み制御システムに対するマルチコア向けモデルレベル自動並列化手法 査読有り

    鍾兆前, 枝廣正人

    情報処理学会論文誌   59 巻 ( 2 ) 頁: 735-747   2018年2月

     詳細を見る

    記述言語:日本語   掲載種別:研究論文(学術雑誌)  

  99. GPU-Accelerated VoltDB: A Case for Indexed Nested Loop Join 査読有り

    Anh Nguyen, Edahiro Masato, Kato Shinpei

    PROCEEDINGS 2018 INTERNATIONAL CONFERENCE ON HIGH PERFORMANCE COMPUTING & SIMULATION (HPCS)     頁: 204 - 212   2018年

     詳細を見る

    記述言語:日本語   掲載種別:研究論文(その他学術会議資料等)  

    DOI: 10.1109/HPCS.2018.00046

    Web of Science

    その他リンク: https://dblp.uni-trier.de/db/conf/ieeehpcs/ieeehpcs2018.html#NguyenEK18

  100. Is the Heap Manager Important to Many Cores?

    Ye Liu 0003, Shinpei Kato, Masato Edahiro

        頁: 5 - 6   2018年

     詳細を見る

    掲載種別:研究論文(国際会議プロシーディングス)  

    DOI: 10.1145/3217189.3217194

    その他リンク: https://dblp.uni-trier.de/db/conf/hpdc/ross2018.html#LiuKE18

  101. Localization Based on Multiple Visual-Metric Maps 査読有り

    A. Sujiwo, E. Takeuchi, L. Y. Morales, N. Akai, Y. Ninomiya, M. Edahiro

    Proceedings of International Conference on Multisensor Fusion and Integration for Intelligent Systems (MFI 2017)     頁: 212-219   2017年11月

     詳細を見る

    記述言語:英語  

  102. Localization Based on Multiple Visual-Metric Maps 査読有り

    A. Sujiwo, E. Takeuchi, L. Y. Morales, N. Akai, Y. Ninomiya, M. Edahiro

    Proceedings of International Conference on Multisensor Fusion and Integration for Intelligent Systems (MFI 2017)     頁: 212-219   2017年11月

     詳細を見る

    記述言語:英語   掲載種別:研究論文(その他学術会議資料等)  

  103. モデルベース開発におけるクロスレイヤ設計手法のマルチコア上モータ制御実装への適用 査読有り

    竹松慎弥, 鍾 兆前, 井上雅理, 横山静香, 小島流石, 近藤真己, ECソリューションイノベータ, 中本幸一, 安積卓也, 道木慎二, 本田晋也, 枝廣正人

    組込みシステムシンポジウム(ESS2017)     頁: ポスター(26)   2017年8月

     詳細を見る

    記述言語:日本語   掲載種別:研究論文(その他学術会議資料等)  

  104. Robust and Accurate Monocular Vision-Based Localization in Outdoor Environments of Real-World Robot Challenge 査読有り

    A. Sujiwo, E. Takeuchi, L. Y. Morales, N. Akai, H. Darweesh, Y. Ninomiya, and M. Edahiro

    Journal of Robotics and Mechatronics   29 巻 ( 4 ) 頁: 685-696   2017年8月

     詳細を見る

    記述言語:英語   掲載種別:研究論文(学術雑誌)  

  105. Robust and accurate monocular vision-based localization in outdoor environments of real-world robot challenge 査読有り

    Adi Sujiwo, Eijiro Takeuchi, Luis Yoichi Morales, Naoki Akai, Hatem Darweesh, Yoshiki Ninomiya, Masato Edahiro

    Journal of Robotics and Mechatronics   29 巻 ( 4 ) 頁: 685 - 696   2017年8月

     詳細を見る

    記述言語:英語   掲載種別:研究論文(学術雑誌)   出版者・発行元:Fuji Technology Press  

    This paper describes our approach to perform robust monocular camera metric localization in the dynamic environments of Tsukuba Challenge 2016. We address two issues related to vision-based navigation. First, we improved the coverage by building a custom vocabulary out of the scene and improving upon place recognition routine which is key for global localization. Second, we established possibility of lifelong localization by using previous year’s map. Experimental results show that localization coverage was higher than 90% for six different data sets taken in different years, while localization average errors were under 0.2 m. Finally, the average of coverage for data sets tested with maps taken in different years was of 75%.

    DOI: 10.20965/jrm.2017.p0685

    Scopus

  106. Pure Pursuit Revisited: Field Testing of Autonomous Vehicles in Urban Areas 査読有り

    H. Ohta, N. Akai, E. Takeuchi, S. Kato and M. Edahiro

    Proceedings of the 4th IEEE International Conference on Cyber-Physical Systems, Networks, and Applications (CPSNA'16)     頁: 7-12   2016年10月

     詳細を見る

    記述言語:英語  

  107. GPU-accelerated Index Nested Loop Join on VoltDB 査読有り

    N. Anh, S. Kato and M. Edahiro

    Proceedings of the 4th IEEE International Conference on Cyber-Physical Systems, Networks, and Applications (CPSNA'16)   WIP 巻   頁: 6   2016年10月

     詳細を見る

    記述言語:英語  

  108. A Feature Outlier Identification Method for Multi-object Tracking 査読有り

    A. Monrroy, S. Kato and M. Edahiro

    Proceedings of the 4th IEEE International Conference on Cyber-Physical Systems, Networks, and Applications (CPSNA'16)   WIP 巻   頁: 5   2016年10月

     詳細を見る

    記述言語:英語  

  109. A Feature Outlier Identification Method for Multi-object Tracking 査読有り

    A. Monrroy, S. Kato, M. Edahiro

    Proceedings of the 4th IEEE International Conference on Cyber-Physical Systems, Networks, and Applications (CPSNA'16)   WIP 巻   頁: 5   2016年10月

     詳細を見る

    記述言語:英語   掲載種別:研究論文(その他学術会議資料等)  

  110. GPU-accelerated Index Nested Loop Join on VoltDB 査読有り

    N. Anh, S. Kato, M. Edahiro

    Proceedings of the 4th IEEE International Conference on Cyber-Physical Systems, Networks, and Applications (CPSNA'16)   WIP 巻   頁: 6   2016年10月

     詳細を見る

    記述言語:英語   掲載種別:研究論文(その他学術会議資料等)  

  111. A Scalability Analysis of Many Cores and On-chip Mesh Networks on the TILE-Gx Platform 査読有り

    Y. Liu, H. Sasaki, S. Kato, and M. Edahiro

    Proceedings of IEEE 10th International Symposium on Embedded Multicore/Many-core Systems-on-Chip (MCSoC-16)     頁: 46-52   2016年9月

     詳細を見る

    記述言語:英語  

  112. Monocular Vision-Based Localization Using ORB-SLAM with LIDAR-Aided Mapping in Real-World Robot Challenge 査読有り

    A. Sujiwo, T. Ando, E. Takeuchi, Y. Ninomiya and M. Edahiro

    Journal of Robotics and Mechatronics   28 巻 ( 4 ) 頁: 479-490   2016年8月

     詳細を見る

    記述言語:英語   掲載種別:研究論文(学術雑誌)  

  113. Monocular Vision-Based Localization Using ORB-SLAM with LIDAR-Aided Mapping in Real-World Robot Challenge 査読有り

    A. Sujiwo, T. Ando, E. Takeuchi, Y. Ninomiya, M. Edahiro

    Journal of Robotics and Mechatronics   28 巻 ( 4 ) 頁: 479-490   2016年8月

     詳細を見る

    記述言語:英語   掲載種別:研究論文(学術雑誌)  

  114. Accelerated Deformable Part Models on GPUs 査読有り

    M. Hirabayashi, S. Kato, M. Edahiro, K. Takeda, and S. Mita

    IEEE Transactions on Parallel & Distributed Systems   27 巻 ( 6 ) 頁: 1589-1602   2016年6月

     詳細を見る

    記述言語:英語   掲載種別:研究論文(学術雑誌)  

  115. Accelerated Deformable Part Models on GPUs 査読有り

    Manato Hirabayashi, Shinpei Kato, Masato Edahiro, Kazuya Takeda, Seiichi Mita

    IEEE TRANSACTIONS ON PARALLEL AND DISTRIBUTED SYSTEMS   27 巻 ( 6 ) 頁: 1589 - 1602   2016年6月

     詳細を見る

    記述言語:英語   掲載種別:研究論文(学術雑誌)   出版者・発行元:IEEE COMPUTER SOC  

    Object detection is a fundamental challenge facing intelligent applications. Image processing is a promising approach to this end, but its computational cost is often a significant problem. This paper presents schemes for accelerating the deformable part models (DPM) on graphics processing units (GPUs). DPM is a well-known algorithm for image-based object detection, and it achieves high detection rates at the expense of computational cost. GPUs are massively parallel compute devices designed to accelerate dataparallel compute-intensive workload. According to an analysis of execution times, approximately 98 percent of DPM code exhibits loop processing, which means that DPM could be highly parallelized by GPUs. In this paper, we implement DPM on the GPU by exploiting multiple parallelization schemes. Results of an experimental evaluation of this GPU-accelerated DPM implementation demonstrate that the best scheme of GPU implementations using an NVIDIA GPU achieves a speed up of 8.6x over a naive CPU-based implementation.

    DOI: 10.1109/TPDS.2015.2453962

    Web of Science

  116. A scalability analysis of many cores and on-chip mesh networks on the TILE-Gx platform 査読有り

    Ye Liu, Hiroshi Sasaki, Shinpei Kato, Masato Edahiro

    2016 IEEE 10TH INTERNATIONAL SYMPOSIUM ON EMBEDDED MULTICORE/MANY-CORE SYSTEMS-ON-CHIP (MCSOC)     頁: 46 - 52   2016年

     詳細を見る

    記述言語:英語   掲載種別:研究論文(国際会議プロシーディングス)   出版者・発行元:IEEE  

    TILE-Gx processors that have emerged in recent years can be considered as the representative of prevailing manycore processors. The available TILE-Gx processors are featured with directory-based cache coherence protocol, two-dimensional mesh networks and up to 72 on-chip cores. In this paper, we study and analyze problems of performance scalability and network collision of many-core processors using the TILE-Gx36 processor.
    We find that most multi-threaded programs from the PARSEC benchmark suite, which aim at shared-memory on-chip processors, cannot scale well on Linux as the number of cores increases. Meanwhile, applications compiled with Pthreads get affected by the approach of task-to-core assignment. The results also show that current multi-threaded applications do not entirely utilize the hardware resources on TILE-Gx36 processor. Moreover, OS designers might need to pay attention to the memory allocation if memory stripping is not supported. Because huge memory accesses to only one memory controller can burden the twodimensional mesh network. This observation appears if cores access the further memory controllers intensively as well.

    DOI: 10.1109/MCSoC.2016.40

    Web of Science

  117. Parallel Design of Feedback Control Systems Utilizing Dead Time for Embedded Multicore Processors 査読有り

    SUZUKI Yuta, SATA Kota, KAKO Jun'ichi, YAMAGUCHI Kohei, ARAKAWA Fumio, EDAHIRO Masato

    IEICE Transactions on Electronics   99 巻 ( 4 ) 頁: 491 - 502   2016年

     詳細を見る

    記述言語:英語   掲載種別:研究論文(学術雑誌)   出版者・発行元:一般社団法人 電子情報通信学会  

    This paper presents a parallelization method utilizing dead time to implement higher precision feedback control systems in multicore processors. The feedback control system is known to be difficult to parallelize, and it is difficult to deal with the dead time in control systems. In our method, the dead time is explicitly represented as delay elements. Then, these delay elements are distributed to the overall systems with equivalent transformation so that the system can be simulated or executed in parallel pipeline operation. In addition, we introduce a method of delay-element addition for parallelization. For a spring-mass-damper model with a dead time, parallel execution of the model using our technique achieves 3.4 times performance acceleration compared with its sequential execution on an ideal four-core simulation and 1.8 times on a cycle-accurate simulator of a four-core embedded processor as a threaded application on a real-time operating system.

    DOI: 10.1587/transele.E99.C.491

    Web of Science

    CiNii Article

  118. Pure Pursuit Revisited: Field Testing of Autonomous Vehicles in Urban Areas 査読有り

    Hiroki Ohta, Naoki Akai, Eijiro Takeuchi, Shinpei Kato, Masato Edahiro

    PROCEEDINGS OF 2016 IEEE 4TH INTERNATIONAL CONFERENCE ON CYBER-PHYSICAL SYSTEMS, NETWORKS, AND APPLICATIONS (CPSNA)     頁: 7 - 12   2016年

     詳細を見る

    記述言語:英語   掲載種別:研究論文(国際会議プロシーディングス)   出版者・発行元:IEEE  

    In this paper, we aim to explore path following. We implement a path following component by referring to the existing Pure Pursuit algorithm. Using the simulation and field operational test, we identified the problem in the path following component. The main problems identified were with respect to vehicles meandering off the path, turning a corner, and the instability of steering control. Therefore, we apply some modifications to the Pure Pursuit[1] algorithm. We have also conducted the simulation and field operational tests again to evaluate these modifications.

    DOI: 10.1109/CPSNA.2016.10

    Web of Science

  119. Simulinkモデルからのブロックレベル並列化 査読有り

    山口 滉平,竹松 慎弥,池田 良裕,李 瑞徳,鍾 兆前,近藤 真己(NEC情報システムズ),枝廣 正人

    組込みシステムシンポジウム (ESS2015)     頁: ポスター(21)   2015年10月

     詳細を見る

    記述言語:日本語  

  120. Simulinkモデルからのブロックレベル並列化 査読有り

    山口 滉平, 竹松 慎弥, 池田 良裕, 李 瑞徳, 鍾 兆前, 近藤 真己, C情報システムズ, 枝廣 正人

    組込みシステムシンポジウム (ESS2015)     頁: ポスター(21)   2015年10月

     詳細を見る

    記述言語:日本語   掲載種別:研究論文(その他学術会議資料等)  

  121. System-level design method for control systems with hardware-implemented interrupt handler 査読有り

    Yuki Ando, Shinya Honda, Hiroaki Takada, Masato Edahiro

    Journal of Information Processing   23 巻 ( 5 ) 頁: 532 - 541   2015年9月

     詳細を見る

    記述言語:英語   掲載種別:研究論文(学術雑誌)   出版者・発行元:Information Processing Society of Japan  

    In this paper, we propose a system-level design method for control systems that enables the development of Hardware-implemented interrupt handler. The increasing complexity of control systems has led to a rise in the frequency of interrupts. As a result, the processor load increases, leading to a deterioration in the latency of interrupt processing. To solve these problems, we require dedicated hardware that is activated by an interrupt and can directly access devices during its processing. The proposed method enables control systems with the above dedicated hardware to be developed using a model that abstracts an interrupt, interrupt processing, and communication between the control processing and devices. We have developed a system-level design tool which automatically generates the target implementation from the model. Case studies on a motor control system show that the proposed method reduces the processor load, improves the latency of the interrupt processing, and enables the design space exploration for the control system.

    DOI: 10.2197/ipsjjip.23.532

    Scopus

  122. System-level Design Method for Control Systems with Hardware-implemented Interrupt Handler 査読有り

    Y. Ando, S. Honda, H. Takada and M. Edahiro

    Journal of Information Processing   23 巻 ( 5 ) 頁: 532-541   2015年9月

     詳細を見る

    記述言語:英語   掲載種別:研究論文(学術雑誌)  

  123. HexaCam: An FPGA-based Multi-view Camera System 査読有り

    A. Monrroy, M. Hirabayashi, S. Kato, M. Edahiro, T. Miyoshi and S. Funada

    Proceedings of the 3rd IEEE International Conference on Cyber-Physical Systems, Networks, and Applications (CPSNA'15)     頁: 48-53   2015年8月

     詳細を見る

    記述言語:英語  

  124. Real-Time Visualization of Moving Objects 査読有り

    P. Ortal, S. Kato, and M. Edahiro

    Proceedings of the 3rd IEEE International Conference on Cyber-Physical Systems, Networks, and Applications (CPSNA'15)     頁: 60-65   2015年8月

     詳細を見る

    記述言語:英語  

  125. Automatic synthesis of inter-heterogeneous-processor communication for programmable system-on-chip 査読有り

    Y. Ando, Y. Ishida, S. Honda, H. Takada and M. Edahiro

    IPSJ Transactions on System LSI Design Methodology   8 巻   頁: 95-99   2015年8月

     詳細を見る

    記述言語:英語   掲載種別:研究論文(学術雑誌)  

  126. Automatic synthesis of inter-heterogeneous-processor communication for programmable system-on-chip 査読有り

    Y. Ando, Y. Ishida, S. Honda, H. Takada, M. Edahiro

    IPSJ Transactions on System LSI Design Methodology   8 巻   頁: 95-99   2015年8月

     詳細を見る

    記述言語:英語   掲載種別:研究論文(学術雑誌)  

  127. 階層構造を持つメニーコアアーキテクチャへのタスクマッピング 査読有り

    油谷 創, 枝廣 正人

    情報処理学会論文誌   56 巻 ( 8 ) 頁: 1568-1581   2015年8月

     詳細を見る

    記述言語:日本語   掲載種別:研究論文(学術雑誌)  

  128. 階層構造を持つメニーコアアーキテクチャへのタスクマッピング 査読有り

    油谷 創, 枝廣 正人

    情報処理学会論文誌   56 巻 ( 8 ) 頁: 1568-1581   2015年8月

     詳細を見る

    記述言語:日本語   掲載種別:研究論文(学術雑誌)  

  129. Design Space Exploration of Control System with Hardware-implemented Interrupt Handler 査読有り

    Y. Ando, S. Honda, H. Takada, M. Edahiro

    Proceedings of International Conference on Information and Communication Technology for Embedded Systems (IC-ICTES)     頁: 1-6   2015年3月

     詳細を見る

    記述言語:英語  

  130. Implementation and evaluation of AES/ADPCM on STP and FPGA with High-level Synthesis 査読有り

    Y. Ando, Y. Ishida, S. Honda, H. Takada, M. Edahiro

    Proceedings of Workshop on Synthesis and System Integration of Mixed Information Technologies (SASIMI)     頁: 415-420   2015年3月

     詳細を見る

    記述言語:英語  

  131. Profiler for Control System in System Level Design 査読有り

    T-D Miaw, Y. Ando, S. Honda, H. Takada, M. Edahiro

    Proceedings of Workshop on Synthesis and System Integration of Mixed Information Technologies (SASIMI)     頁: 46-51   2015年3月

     詳細を見る

    記述言語:英語  

  132. Implementation and evaluation of AES/ADPCM on STP and FPGA with High-level Synthesis 査読有り

    Y. Ando, Y. Ishida, S. Honda, H. Takada, M. Edahiro

    Proceedings of Workshop on Synthesis and System Integration of Mixed Information Technologies (SASIMI)     頁: 415-420   2015年3月

     詳細を見る

    記述言語:英語   掲載種別:研究論文(その他学術会議資料等)  

  133. Profiler for Control System in System Level Design 査読有り

    T-D Miaw, Y. Ando, S. Honda, H. Takada, M. Edahiro

    Proceedings of Workshop on Synthesis and System Integration of Mixed Information Technologies (SASIMI)     頁: 46-51   2015年3月

     詳細を見る

    記述言語:英語   掲載種別:研究論文(その他学術会議資料等)  

  134. Automatic synthesis of inter-heterogeneous-processor communication implementation for programmable system-on-chip 査読有り

    Y. Ando, Y. Ishida, S. Honda, H. Takada, M. Edahiro

    Proceeding. of IEEE International Conference on VLSI Systems, Architecture, Technology and Applications     頁: 1-6   2015年1月

     詳細を見る

    記述言語:英語  

  135. Automatic synthesis of inter-heterogeneous-processor communication implementation for programmable system-on-chip 査読有り

    Y. Ando, Y. Ishida, S. Honda, H. Takada, M. Edahiro

    Proceeding. of IEEE International Conference on VLSI Systems, Architecture, Technology and Applications     頁: 1-6   2015年1月

     詳細を見る

    記述言語:英語   掲載種別:研究論文(その他学術会議資料等)  

  136. Design Space Exploration of Control System with Hardware-implemented Interrupt Handler 査読有り

    Yuki Ando, Shinya Honda, Hiroaki Takada, Masato Edahiro

    2015 6TH INTERNATIONAL CONFERENCE OF INFORMATION AND COMMUNICATION TECHNOLOGY FOR EMBEDDED SYSTEMS (IC-ICTES)     頁: 1-6   2015年

     詳細を見る

    記述言語:英語   掲載種別:研究論文(国際会議プロシーディングス)   出版者・発行元:IEEE  

    In this paper, we propose a system-level design tool for control systems that enables the development of hardware-implemented interrupt handler. The increasing complexity of control systems has led to a rise in the frequency of interrupts. As a result, the processor load increases, leading to deterioration in the latency of interrupt processing. To solve these problems, we require dedicated hardware that is activated by an interrupt and can directly access devices during its processing. The proposed method enables control systems with above dedicated hardware to be developed using a model that abstracts an interrupt, interrupt processing, and communication between the control processing and devices. Case studies on a motor control system show that the proposed method enables the designer to explore design space of control system, reduces the processor load and improves the latency of the interrupt processing.

    Web of Science

  137. HexaCam: An FPGA-based Multi-view Camera System 査読有り

    Abraham Monrroy, Manato Hirabayashi, Shinpei Kato, Masato Edahiro, Takefumi Miyoshi, Satoshi Funada

    2015 IEEE 3RD INTERNATIONAL CONFERENCE ON CYBER-PHYSICAL SYSTEMS, NETWORKS, AND APPLICATIONS CPSNA 2015     頁: 48 - 53   2015年

     詳細を見る

    記述言語:英語   掲載種別:研究論文(国際会議プロシーディングス)   出版者・発行元:IEEE  

    Accurate perception information of the surroundings is a desirable feature in any cyber-physical system for autonomous robotics. Besides, providing a cost-wise solution to this need, is also useful for developing other kinds of applications such as mapping, decision-making, self-localization, among others. In this work, we present and benchmark a cost-effective camera device with six image sensors attached to a custom built FPGA board. The perception information is delivered on the host side, thanks to a HOG based object detector executed on the GPU. Our conclusion is that the low cost prototype is able to acquire and extract the perception data in 9.41 frames per second.

    DOI: 10.1109/CPSNA.2015.18

    Web of Science

  138. Real-Time Visualization of Moving Objects 査読有り

    Patricia Ortal, Shinpei Kato, Masato Edahiro

    2015 IEEE 3RD INTERNATIONAL CONFERENCE ON CYBER-PHYSICAL SYSTEMS, NETWORKS, AND APPLICATIONS CPSNA 2015     頁: 60 - 65   2015年

     詳細を見る

    記述言語:英語   掲載種別:研究論文(国際会議プロシーディングス)   出版者・発行元:IEEE  

    The development of visualization tools that help us assimilate the information that surrounds us is essential in business environments and most research fields. Data visualization is a powerful tool that lets us recognize patterns and trends easily, allows us to extract sensible information faster, stimulates hypothesis generation, and helps us make effective decisions. This paper describes the design and implementation of a web application that displays moving objects in real-time using Google Maps. This web application was done as part of an integrated system that addresses issues related to the automated driver assistance field. Moreover, this work seeks to be a reference framework that will provide visual support for researchers in the area of mobility looking to analyze moving object trajectories, evaluate prediction models, or explain their results.

    DOI: 10.1109/CPSNA.2015.20

    Web of Science

  139. 制御システムのマルチ・メニーコアプロセッサ実装 招待有り

    枝廣 正人

    計測と制御   53 巻 ( 12 ) 頁: 1111-1116   2014年12月

     詳細を見る

    担当区分:筆頭著者   記述言語:日本語  

  140. 制御システムのマルチ・メニーコアプロセッサ実装 招待有り

    枝廣 正人

    計測と制御   53 巻 ( 12 ) 頁: 1111-1116   2014年12月

     詳細を見る

    記述言語:日本語   掲載種別:研究論文(学術雑誌)  

  141. Exploring the Problem of GPU Programming for Data-Intensive Applications: A Case Study of Multiple Expectation Maximization for Motif Elicitation 査読有り

    Y. Kitsukawa, M. Hirabayashi, S. Kato, and M. Edahiro

    Proceedings of the fifth symposium on Information and Communication Technology (SoICT2014)     頁: 256-262   2014年12月

     詳細を見る

    記述言語:英語  

  142. Exploring the problem of GPU programming for data-intensive applications: A case study of multiple expectation maximization for motif elicitation 査読有り

    Yuki Kitsukawa, Manato Hirabayashi, Shinpei Kato, Masato Edahiro

    ACM International Conference Proceeding Series   04-05- 巻   頁: 256 - 262   2014年12月

     詳細を見る

    記述言語:英語   掲載種別:研究論文(国際会議プロシーディングス)   出版者・発行元:Association for Computing Machinery  

    Recently General-Purpose Computing on Graphics Processing Units (GPGPU) has been used to reduce the processing time of various applications, but the degree of acceleration by the Graphical Processing Unit (GPU) depends on the application. This study focuses on data analysis as an application example of GPGPU, specifically, the design and implementation of GPGPU computation libraries for data-intensive workloads. The effects of efficient memory allocation and high-speed read-only memories on the execution time are evaluated. In addition to employing a single GPU, the scalability using multiple GPUs is also evaluated. Compared to a Central Processing Unit (CPU) alone, the memory allocation method reduces the execution time for memory copies by approximately 60% when a GPU is used, while utilizing read-only memories results in an approximately 20% reduction in the overall program execution time. Moreover, expanding the number of GPUs from one to four reduces the execution time by approximately 10%.

    DOI: 10.1145/2676585.2676616

    Scopus

  143. Simple One-to-one Architecture for Parallel Execution of Embedded Control Systems 査読有り

    R. Nakamura, F. Arakawa, and M. Edahiro

    Proceedings of the 2nd IEEE International Conference on Cyber-Physical Systems, Networks, and Applications (CPSNA'14)     頁: 25-30   2014年8月

     詳細を見る

    記述言語:英語  

  144. GPU-accelerated Point Cloud Mapping for Autonomous Driving 査読有り

    Y. Kitsukawa, S. Kato, and M. Edahiro

    Proceedings of the 2nd IEEE International Conference on Cyber-Physical Systems, Networks, and Applications (CPSNA'14)     頁: WiP Session   2014年8月

     詳細を見る

    記述言語:英語  

  145. Evaluation of GNSS for Autonomous Driving 査読有り

    H. Ohta, S. Kato, and M. Edahiro

    Proceedings of the 2nd IEEE International Conference on Cyber-Physical Systems, Networks, and Applications (CPSNA'14)     頁: WiP Session   2014年8月

     詳細を見る

    記述言語:英語  

  146. Evaluation of GNSS for Autonomous Driving 査読有り

    H. Ohta, S. Kato, M. Edahiro

    Proceedings of the 2nd IEEE International Conference on Cyber-Physical Systems, Networks, and Applications (CPSNA'14)     頁: WiP Session   2014年8月

     詳細を見る

    記述言語:英語   掲載種別:研究論文(その他学術会議資料等)  

  147. GPU-accelerated Point Cloud Mapping for Autonomous Driving 査読有り

    Y. Kitsukawa, S. Kato, M. Edahiro

    Proceedings of the 2nd IEEE International Conference on Cyber-Physical Systems, Networks, and Applications (CPSNA'14)     頁: WiP Session   2014年8月

     詳細を見る

    記述言語:英語   掲載種別:研究論文(その他学術会議資料等)  

  148. Simple One-to-one Architecture for Parallel Execution of Embedded Control Systems 査読有り

    R. Nakamura, F. Arakawa, M. Edahiro

    Proceedings of the 2nd IEEE International Conference on Cyber-Physical Systems, Networks, and Applications (CPSNA'14)     頁: 25-30   2014年8月

     詳細を見る

    記述言語:英語   掲載種別:研究論文(その他学術会議資料等)  

  149. Parallel Design of Control Systems Utilizing Dead Time for Embedded Multicore Processors 査読有り

    Y. Suzuki, K. Sata (Toyota), J. Kako (Toyota), K. Yamaguchi, F. Arakawa, and M. Edahiro

    Proceedings of COOL Chips XVII     頁: VI-2   2014年4月

     詳細を見る

    記述言語:英語  

  150. Power and Performance Characterization and Modeling of GPU-accelerated Systems 査読有り

    Y. Abe, H. Sasaki, S. Kato, K. Inoue, M. Edahiro, and M. Peres

    Proceedings of the 28th IEEE International Parallel and Distributed Processing Symposium (IPDPS'14)     頁: 113-122   2014年3月

     詳細を見る

    記述言語:英語  

  151. Establishing a standard interface between multi-manycore and software tools - SHIM 査読有り

    Masaki Gondo, Fumio Arakawa, Masato Edahiro

    2014 IEEE COOL CHIPS XVII     頁: VI-1   2014年

     詳細を見る

    記述言語:英語   掲載種別:研究論文(国際会議プロシーディングス)   出版者・発行元:IEEE  

    The multi core processors are becoming norm and a processor with even more than a hundred of cores are emerging. These inherently require wide range of software tools to help software developers. However, supporting these complex hardware by the tools require significant effort by the tool vendors, and each invest in adapting the new hardware by modifying their tools or creating proprietary configuration files, while often the similar set of hardware architectural information are needed. The SHIM, Software-Hardware Interface for Multi-many-core, is a joint industrial and academic effort to standardize the interface between the multicore hardware and the software tools. This extended abstract introduces SHIM, the overall architecture, the schema used, the use-cases, and a prototype tool to foster the adaption of the interface.

    Web of Science

  152. Parallel Design of Control Systems Utilizing Dead Time for Embedded Multicore Processors 査読有り

    Yuta Suzuki, Kota Sata, Junichi Kako, Kohei Yamaguchi, Fumio Arakawa, Masato Edahiro

    2014 IEEE COOL CHIPS XVII   E99-C 巻 ( 4 ) 頁: 491-502   2014年

     詳細を見る

    記述言語:英語   掲載種別:研究論文(国際会議プロシーディングス)   出版者・発行元:IEEE  

    This paper presents a parallelization method utilizing dead time to implement higher precision control systems on multi-core processors. It is known that dead time is hard to handle with in control systems. In our method, the dead time is explicitly represented as delay blocks of models such as Simulink. Then, these delay blocks are distributed to the overall systems with equivalent transformation, so that the system can be simulated or executed in pipeline parallel. With a spring-mass-damper model, our technique accomplishes x3.4 performance acceleration on an ideal four-core simulation, and x1.8 on cycle-accurate simulator of a four-core embedded processor as a threaded application on a real time operating system.

    Web of Science

  153. Power and Performance Characterization and Modeling of GPU-Accelerated Systems 査読有り

    Yuki Abe, Koji Inoue, Hiroshi Sasaki, Masato Edahiro, Shinpei Kato, Martin Peres

    2014 IEEE 28TH INTERNATIONAL PARALLEL AND DISTRIBUTED PROCESSING SYMPOSIUM     頁: 113-122   2014年

     詳細を見る

    記述言語:英語   掲載種別:研究論文(国際会議プロシーディングス)   出版者・発行元:IEEE  

    Graphics processing units (GPUs) provide an order-of-magnitude improvement on peak performance and performance-per-watt as compared to traditional multicore CPUs. However, GPU-accelerated systems currently lack a generalized method of power and performance prediction, which prevents system designers from an ultimate goal of dynamic power and performance optimization. This is due to the fact that their power and performance characteristics are not well captured across architectures, and as a result, existing power and performance modeling approaches are only available for a limited range of particular GPUs. In this paper, we present power and performance characterization and modeling of GPU-accelerated systems across multiple generations of architectures. Characterization and modeling both play a vital role in optimization and prediction of GPU-accelerated systems. We quantify the impact of voltage and frequency scaling on each architecture with a particularly intriguing result that a cutting-edge Kepler-based GPU achieves energy saving of 75% by lowering GPU clocks in the best scenario, while Fermi-and Tesla-based GPUs achieve no greater than 40% and 13%, respectively. Considering these characteristics, we provide statistical power and performance modeling of GPU-accelerated systems simplified enough to be applicable for multiple generations of architectures. One of our findings is that even simplified statistical models are able to predict power and performance of cutting-edge GPUs within errors of 20% to 30% for any set of voltage and frequency pair.

    DOI: 10.1109/IPDPS.2014.23

    Web of Science

  154. Parallel Design of Control Systems Utilizing Dead Time for Embedded Multicore Processors 査読有り

    Yuta Suzuki, Kota Sata, Junichi Kako, Kohei Yamaguchi, Fumio Arakawa, Masato Edahiro

    2014 IEEE COOL CHIPS XVII     頁: VI-2   2014年

     詳細を見る

    記述言語:英語   掲載種別:研究論文(国際会議プロシーディングス)   出版者・発行元:IEEE  

    This paper presents a parallelization method utilizing dead time to implement higher precision control systems on multi-core processors. It is known that dead time is hard to handle with in control systems. In our method, the dead time is explicitly represented as delay blocks of models such as Simulink. Then, these delay blocks are distributed to the overall systems with equivalent transformation, so that the system can be simulated or executed in pipeline parallel. With a spring-mass-damper model, our technique accomplishes x3.4 performance acceleration on an ideal four-core simulation, and x1.8 on cycle-accurate simulator of a four-core embedded processor as a threaded application on a real time operating system.

    Web of Science

  155. Data Transfer Matters for GPU Computing 査読有り

    Y. Fujii, T. Azumi, N. Nishio, and S. Kato, and M. Edahiro

    Proceedings of the 19th IEEE International Conference on Parallel and Distributed Systems (ICPADS'13)     頁: 275 - 282   2013年12月

     詳細を見る

    記述言語:英語  

  156. Rainbow: An Operating System for Software-Hardware Multitasking on Dynamically Partially Reconfigurable FPGAs 査読有り

    Krzysztof Jozwik, Shinya Honda, Masato Edahiro, Hiroyuki Tomiyama, and Hiroaki Takada

    International Journal of Reconfigurable Computing   2013 巻   頁: ID: 789134   2013年10月

     詳細を見る

    記述言語:英語   掲載種別:研究論文(学術雑誌)  

  157. Rainbow: An Operating System for Software-Hardware Multitasking on Dynamically Partially Reconfigurable FPGAs 査読有り

    Krzysztof Jozwik, Shinya Honda, Masato Edahiro, Hiroyuki Tomiyama, Hiroaki Takada

    International Journal of Reconfigurable Computing   2013 巻   頁: ID: 789134   2013年10月

     詳細を見る

    記述言語:英語   掲載種別:研究論文(学術雑誌)  

  158. GPU Implementations of Object Detection using HOG Features and Deformable Models 査読有り

    M. Hirabayashi, S. Kato, M. Edahiro, K. Takeda, T. Kawano, and S. Mita

    Proceedings of the 1st IEEE International Conference on Cyber-Physical Systems, Networks, and Applications (CPSNA'13)     頁: 106-111   2013年8月

     詳細を見る

    記述言語:英語  

  159. Data Transfer Matters for GPU Computing 査読有り

    Yusuke Fujii, Takuya Azumi, Nobuhiko Nishio, Shinpei Kato, Masato Edahiro

    2013 19TH IEEE INTERNATIONAL CONFERENCE ON PARALLEL AND DISTRIBUTED SYSTEMS (ICPADS 2013)     頁: 275 - 282   2013年

     詳細を見る

    記述言語:英語   掲載種別:研究論文(国際会議プロシーディングス)   出版者・発行元:IEEE  

    Graphics processing units (GPUs) embrace many-core compute devices where massively parallel compute threads are offloaded from CPUs. This heterogeneous nature of GPU computing raises non-trivial data transfer problems especially against latency-critical real-time systems. However even the basic characteristics of data transfers associated with GPU computing are not well studied in the literature. In this paper, we investigate and characterize currently-achievable data transfer methods of cutting-edge GPU technology. We implement these methods using open-source software to compare their performance and latency for real-world systems. Our experimental results show that the hardware-assisted direct memory access (DMA) and the I/O read-and-write access methods are usually the most effective, while on-chip microcontrollers inside the GPU are useful in terms of reducing the data transfer latency for concurrent multiple data streams. We also disclose that CPU priorities can protect the performance of GPU data transfers.

    DOI: 10.1109/ICPADS.2013.47

    Web of Science

  160. GPU implementations of object detection using HOG features and deformable models 査読有り

    Manato Hirabayashi, Shinpei Kato, Masato Edahiro, Kazuya Takeda, Taiki Kawano, Seiichi Mita

    2013 IEEE 1st International Conference on Cyber-Physical Systems, Networks, and Applications, CPSNA 2013     頁: 106 - 111   2013年

     詳細を見る

    記述言語:英語   掲載種別:研究論文(国際会議プロシーディングス)   出版者・発行元:IEEE Computer Society  

    Vision-based object detection using camera sensors is an essential piece of perception for autonomous vehicles. Various combinations of features and models can be applied to increase the quality and the speed of object detection. A well-known approach uses histograms of oriented gradients (HOG) with deformable models to detect a car in an image [15]. A major challenge of this approach can be found in computational cost introducing a real-time constraint relevant to the real world. In this paper, we present an implementation technique using graphics processing units (GPUs) to accelerate computations of scoring similarity of the input image and the pre-defined models. Our implementation considers the entire program structure as well as the specific algorithm for practical use. We apply the presented technique to the real-world vehicle detection program and demonstrate that our implementation using commodity GPUs can achieve speedups of 3x to 5x in frame-rate over sequential and multithreaded implementations using traditional CPUs. © 2013 IEEE.

    DOI: 10.1109/CPSNA.2013.6614255

    Scopus

  161. Evaluation of power consumption at execution of multiple automatically parallelized and power controlled media applications on the RP2 low-power multicore 査読有り

    Hiroki Mikami, Shumpei Kitaki, Masayoshi Mase, Akihiro Hayashi, Mamoru Shimaoka, Keiji Kimura, Masato Edahiro, Hironori Kasahara

    Lecture Notes in Computer Science (including subseries Lecture Notes in Artificial Intelligence and Lecture Notes in Bioinformatics)   7146 巻   頁: 31 - 45   2013年

     詳細を見る

    記述言語:英語   掲載種別:研究論文(国際会議プロシーディングス)  

    This paper evaluates an automatic power reduction scheme of OSCAR automatic parallelizing compiler having power reduction control capability when multiple media applications parallelized by the OSCAR compiler are executed simultaneously on RP2, a 8-core multicore processor developed by Renesas Electronics, Hitachi, and Waseda University. OSCAR compiler enables the hierarchical multigrain parallel processing and power reduction control using DVFS (Dynamic Voltage and Frequency Scaling), clock gating and power gating for each processor core using the OSCAR multi-platform API. The RP2 has eight SH4A processor cores, each of which has power control mechanisms such as DVFS, clock gating and power gating. First, multiple applications with relatively light computational load are executed simultaneously on the RP2. The average power consumption of power controlled eight AAC encoder programs, each of which was executed on one processor, was reduced by 47%, (to 1.01W), against one AAC encoder execution on one processor (from 1.89W) without power control. Second, when multiple intermediate computational load applications are executed, the power consumptions of an AAC encoder executed on four processors with the power reduction control was reduced by 57% (to 0.84W) against an AAC encoder execution on one processor (from 1.95W). Power consumptions of one MPEG2 decoder on four processors with power reduction control was reduced by 49% (to 1.01W) against one MPEG2 decoder execution on one processor (from 1.99W). Finally, when a combination of a high computational load application program and an intermediate computational load application program are executed simultaneously, the consumed power reduced by 21% by using twice number of cores for each application. This paper confirmed parallel processing and power reduction by OSCAR compiler are efficient for multiple application executions. In execution of multiple light computational load applications, power consumption increases only 12% for one application. Parallel processing being applied to intermediate computational load applications, power consumption of executing one application on one processor core (1.49W) is almost same power consumption of two applications on eight processor cores (1.46W). © 2013 Springer-Verlag.

    DOI: 10.1007/978-3-642-36036-7_3

    Scopus

  162. Efficient Algorithms for Extracting Pareto-optimal Hardware Configurations in DEPS Framework 査読有り

    Hirotaka Kawashima, Gang Zeng, Hideki Takase, Masato Edahiro and Hiroaki Takada

    IPSJ Transactions on System LSI Design Methodology.   5 巻   頁: 133-142   2012年8月

     詳細を見る

    記述言語:英語   掲載種別:研究論文(学術雑誌)  

  163. Comparison of Preemption Schemes for Partially Reconfigurable FPGAs 査読有り

    Krzysztof Jozwik, Hiroyuki Tomiyama, Masato Edahiro, Shinya Honda, Hiroaki Takada

    IEEE Embedded Systems Letters   4 巻 ( 2 ) 頁: 45-48   2012年6月

     詳細を見る

    記述言語:英語   掲載種別:研究論文(学術雑誌)  

  164. Calculating Average Joint Hamming Weight for Minimal Weight Conversion of d Integers 査読有り

    V. Suppakitpaisarn, M. Edahiro and H. Imai

    WALCOM: Algorithms and Computation, Springer, 2012, Lecture Notes in Computer Science   7157 巻   頁: 229-240   2012年2月

     詳細を見る

    記述言語:英語  

  165. Fast Elliptic Curve Cryptography Using Minimal Weight Conversion of d Integers 査読有り

    V. Suppakitpaisarn, M. Edahiro and H. Imai

    Proceedings of the Tenth Australasian Information Security Conference (AISC 2012), ACS, 2012, Conferences in Research and Practice in Information Technology   125 巻   頁: 15-26   2012年1月

     詳細を見る

    記述言語:英語  

  166. Fast Elliptic Curve Cryptography Using Minimal Weight Conversion of d Integers 査読有り

    V. Suppakitpaisarn, M. Edahiro, H. Imai

    Proceedings of the Tenth Australasian Information Security Conference (AISC 2012), ACS, 2012, Conferences in Research and Practice in Information Technology   125 巻   頁: 15-26   2012年1月

     詳細を見る

    記述言語:英語   掲載種別:研究論文(その他学術会議資料等)  

  167. Fast Elliptic Curve Cryptography Using Optimal Double-Base Chains 査読有り

    V. Suppakitpaisarn, M. Edahiro and H. Imai

    Proceedings of the International Conference on Informatics & Applications (ICIA2012)     頁: 190-204   2012年

     詳細を見る

    記述言語:英語  

  168. Fastest Multi-Scalar Multiplication Based on Double-Base Chain 査読有り

    V. Suppakitpaisarn, M. Edahiro and H. Imai

    World Congress on Internet Security (WorldCIS-2012)     頁: 93-98   2012年

     詳細を見る

    記述言語:英語  

  169. Optimal Elliptic Curve Cryptography Using Fibonacci Sequence 査読有り

    V. Suppakitpaisarn, M. Edahiro and H. Imai

    Proceedings of the 5th Thailand-Japan International Academic Conference (TJIA2012)     頁: 未登録   2012年

     詳細を見る

    記述言語:英語  

  170. Optimal Elliptic Curve Scalar Multiplication Using Double-Base Chains 査読有り

    V. Suppakitpaisarn, M. Edahiro and H. Imai

    International Journal of Digital Information and Wireless Communications (IJDIWC)   2 巻 ( 1 ) 頁: 923-942   2012年

     詳細を見る

    記述言語:英語   掲載種別:研究論文(学術雑誌)  

  171. Toward GPU-accelerated Traffic Simulation and Its Real-Time Challenge 査読有り

    Manato Hirabayashi, Shinpei Kato, Masato Edahiro and Yuki Sugiyama

    International Workshop on Real-Time and Distributed Computing in Emerging Applications (REACTION2012)     頁: 1-6   2012年

     詳細を見る

    記述言語:英語  

  172. Calculating average joint hamming weight for minimal weight conversion of d integers 査読有り

    Vorapong Suppakitpaisarn, Masato Edahiro, Hiroshi Imai

    Lecture Notes in Computer Science (including subseries Lecture Notes in Artificial Intelligence and Lecture Notes in Bioinformatics)   7157 巻   頁: 229 - 240   2012年

     詳細を見る

    記述言語:英語   掲載種別:研究論文(国際会議プロシーディングス)  

    In this paper, we propose an algorithm to calculate the efficiency of number representations in elliptic curve cryptography, average joint Hamming weight. The method uses Markov chains generated from a minimal weight conversion algorithm of d integers using the minimal weight conversion. With redundant representations using digit sets like {0, ±1}, it is possible to reduce computation time of the cryptosystem. Although larger digit sets make the computation time shorter, it requires longer preprocessing time. Therefore, the average joint Hamming weight is useful to evaluate digit sets. The Markov chains to find the average joint Hamming weight are derived automatically from the conversions. However, the number of states in these Markov chains is generally infinite. In [8], we propose an algorithm to reduce the number of states, but it is still unclear which representations the method can be applied for. In this paper, the finiteness of Markov chain with the existence of a stationary distribution is proven in a class of representation whose digit set D S be a finite set such that there exists a natural number Λ where D S ⊆ {0, ±1, ..., ±Λ} and {0,±1, ±Λ} ⊆ D S. The class covers most of the representation practically used in elliptic curve cryptography such as the representation which digit set are {0, ±1} and {0, ±1, ±3}. © 2012 Springer-Verlag.

    DOI: 10.1007/978-3-642-28076-4_23

    Scopus

  173. Fastest Multi-Scalar Multiplication Based on Double-Base Chain 査読有り

    V. Suppakitpaisarn, M. Edahiro, H. Imai

    World Congress on Internet Security (WorldCIS-2012)     頁: 93-98   2012年

     詳細を見る

    記述言語:英語   掲載種別:研究論文(その他学術会議資料等)  

  174. Fast Elliptic Curve Cryptography Using Optimal Double-Base Chains 査読有り

    V. Suppakitpaisarn, M. Edahiro, H. Imai

    Proceedings of the International Conference on Informatics & Applications (ICIA2012)     頁: 190-204   2012年

     詳細を見る

    記述言語:英語   掲載種別:研究論文(その他学術会議資料等)  

  175. Efficient algorithms for extracting pareto-optimal hardware configurations in DEPS framework 査読有り

    Hirotaka Kawashima, Gang Zeng, Hideki Takase, Masato Edahiro, Hiroaki Takada

    IPSJ Transactions on System LSI Design Methodology   5 巻   頁: 133 - 142   2012年

     詳細を見る

    記述言語:英語   掲載種別:研究論文(学術雑誌)  

    A dynamic energy performance scaling (DEPS) framework has been proposed as a generalization of dynamic voltage frequency scaling (DVFS). The DEPS framework selects an energy-optimal hardware configuration at runtime. To reduce runtime overhead, Pareto-optimal combinations of hardware configurations should be provided via DEPS profiling during the design phase. The challenge of DEPS profiling lies in extracting the Pareto-optimal combinations efficiently from the exponential search space. We propose two exact algorithms to reduce the number of calculations in DEPS profiling. These algorithms can be used with common search algorithms. We also propose a heuristic algorithm for searching Pareto-optimal configurations efficiently. Extensive experiments are performed, and they demonstrate that the proposed algorithms can complete DEPS profiling within a reasonable amount of time and generate optimal DEPS profiles. It is believed that the proposed algorithms will enable easy application of the DEPS framework in practice. © 2012 Information Processing Society of Japan.

    DOI: 10.2197/ipsjtsldm.5.133

    Scopus

  176. Comparison of preemption schemes for partially reconfigurable FPGAs 査読有り

    Krzysztof Jozwik, Hiroyuki Tomiyama, Masato Edahiro, Shinya Honda, Hiroaki Takada

    IEEE Embedded Systems Letters   4 巻 ( 2 ) 頁: 45 - 48   2012年

     詳細を見る

    記述言語:英語   掲載種別:研究論文(学術雑誌)  

    Preemption techniques for hardware (HW) tasks have been studied in order to improve system responsiveness at the task level and improve utilization of the FPGA area. This letter presents a fair comparison of existing state-of-the-art preemption approaches from the point of view of their capabilities and limitations as well as impact on static and dynamic properties of the task. In comparison, we use a set of cryptographic, image, and audio processing HW tasks and perform tests on a common platform based on a Virtex-4 FPGA from Xilinx. Furthermore, we propose the preemption as a method which can effectively increase FPGA utilization in case of HW tasks used as CPU accelerators in systems with memory protection and virtualization. © 2012 IEEE.

    DOI: 10.1109/LES.2012.2193660

    Scopus

  177. Optimal Elliptic Curve Cryptography Using Fibonacci Sequence 査読有り

    V. Suppakitpaisarn, M. Edahiro, H. Imai

    Proceedings of the 5th Thailand-Japan International Academic Conference (TJIA2012)     頁: 未登録   2012年

     詳細を見る

    記述言語:英語   掲載種別:研究論文(その他学術会議資料等)  

  178. Toward GPU-accelerated Traffic Simulation and Its Real-Time Challenge 査読有り

    Manato Hirabayashi, Shinpei Kato, Masato Edahiro, Yuki Sugiyama

    International Workshop on Real-Time and Distributed Computing in Emerging Applications (REACTION2012)     頁: 1-6   2012年

     詳細を見る

    記述言語:英語   掲載種別:研究論文(その他学術会議資料等)  

  179. Optimal Elliptic Curve Scalar Multiplication Using Double-Base Chains 査読有り

    V. Suppakitpaisarn, M. Edahiro, H. Imai

    International Journal of Digital Information and Wireless Communications (IJDIWC)   2 巻 ( 1 ) 頁: 923-942   2012年

     詳細を見る

    記述言語:英語   掲載種別:研究論文(学術雑誌)  

  180. Rainbow - An OS Extension for Hardware Multitasking on Dynamically Partially Reconfigurable FPGAs 査読有り

    Krzysztof Jozwik, Hiroyuki Tomiyama, Masato Edahiro, Shinya Honda and Hiroaki Takada

    IEEE International Conference on ReConFigurable Computing and FPGAs (ReConFig)     頁: 416-421   2011年11月

     詳細を見る

    記述言語:英語  

  181. Evaluation of Power Consumption at Execution of Multiple Automatically Parallelized and Power Controlled Media Applications on the RP2 Low-power Multicore 査読有り

    Hiroki Mikami, Shumpei Kitaki, Masayoshi Mase, Akihiro Hayashi, Mamoru Shimaoka, Keiji Kimura, Masato Edahiro, and Hironori Kasahara

    The 24th International Workshop on Languages and Compilers for Parallel Computing (LCPC 2011)     頁: Session 1   2011年9月

     詳細を見る

    記述言語:英語  

  182. Rainbow: An OS extension for hardware multitasking on dynamically partially reconfigurable FPGAs 査読有り

    Krzysztof Jozwik, Hiroyuki Tomiyama, Masato Edahiro, Shinya Honda, Hiroaki Takada

    Proceedings - 2011 International Conference on Reconfigurable Computing and FPGAs, ReConFig 2011     頁: 416 - 421   2011年

     詳細を見る

    記述言語:英語   掲載種別:研究論文(国際会議プロシーディングス)  

    DPR (Dynamic Partial Reconfiguration) capability found in some of modern FPGAs allows implementation of a concept of a HW (Hardware) task, which similarly to its software counterpart has its state and shares time-multiplexed resources with the other tasks. While the new technology presents many advantages for embedded systems where run-time adaptability is an additional requirement, their efficient and easily portable implementations require a control software or an OS which would manage all the complexities of the underlying technology, providing an abstracted interface for the application programmer. This paper presents a novel and robust hardware multitasking extension for a conventional OS, managing task scheduling and configurations, and providing easy-to-use API (Application Programming Interface) for the application programmer. Scheduling is priority-based and takes advantage of task caching. Moreover, the extension is based on a developed design flow and embedded hardware platform allowing efficient task preemption, which can be utilized whenever it presents any benefits to the application. © 2011 IEEE.

    DOI: 10.1109/ReConFig.2011.73

    Scopus

  183. A Robust Seamless Communication Architecture for Next-Generation Mobile Terminals on Multi-CPU SoCs 査読有り

    Hiroaki Inoue, Junji Sakai, Masato Edahiro

    ACM TRANSACTIONS ON EMBEDDED COMPUTING SYSTEMS   9 巻 ( 3 )   2010年2月

     詳細を見る

    記述言語:英語   掲載種別:研究論文(学術雑誌)   出版者・発行元:ASSOC COMPUTING MACHINERY  

    We propose a robust seamless communication architecture that enables legacy mobile terminal software designed for single-CPU processors to be run on multi-CPU processors without any software modifications. This architecture features two new technologies: proxy processes, which help achieve the design of its user-level system-call hooking and a robust design method, which reduces bandwidth variation by systematic parameter optimization. Our evaluations confirmed that this architecture achieves fundamental features with satisfactory performance, that we have succeeded in getting actual mobile terminal software to run on three CPUs without modifying the software, and that the robust design method reduces bandwidth variation by 21%.

    DOI: 10.1145/1698772.1698777

    Web of Science

  184. Parallelizing Fundamental Algorithms such as Sorting on Multi-core Processors for EDA Acceleration 査読有り

    Masato Edahiro

    PROCEEDINGS OF THE ASP-DAC 2009: ASIA AND SOUTH PACIFIC DESIGN AUTOMATION CONFERENCE 2009     頁: 230 - 233   2009年

     詳細を見る

    記述言語:英語   掲載種別:研究論文(国際会議プロシーディングス)   出版者・発行元:IEEE  

    Fundamental algorithms should be parallelized to accelerate EDA software on multi-core architecture. In this paper, we introduce scalable algorithms that have scalability on multi-cores. As an example, a sorting algorithm, called Map Sort, is presented. This algorithm uses a map from subsets of input data to intervals on data range. Experimental results show that, in comparison with quick sort on a single CPU, processing time of Map Sort is comparable on a CPU and three times faster on four CPUs.

    Web of Science

  185. FIDES: An Advanced Chip Multiprocessor Platform for Secure Next Generation Mobile Terminals 査読有り

    Hiroaki Inoue, Junji Sakai, Sunao Torii, Masato Edahiro

    ACM TRANSACTIONS ON EMBEDDED COMPUTING SYSTEMS   8 巻 ( 1 )   2008年12月

     詳細を見る

    記述言語:英語   掲載種別:研究論文(学術雑誌)   出版者・発行元:ASSOC COMPUTING MACHINERY  

    We propose a secure platform on a chip multiprocessor, FIDES, in order to enable next generation mobile terminals to execute downloaded native applications for Linux. Its most important feature is the higher security based on multigrained separation mechanisms. Four new technologies support the FIDES platform: bus filter logic, XIP kernels, policy separation, and dynamic access control. With these technologies, the FIDES platform can tolerate both application-level and kernel-level bugs on an actual download subsystem. Thus, the best-suited platform to secure next generation mobile terminals is FIDES.

    DOI: 10.1145/1457246.1457247

    Web of Science

  186. MULTITASKING PARALLEL METHOD FOR HIGH-END EMBEDDED APPLIANCES 査読有り

    Junji Sakai, Inoue Hiroaki, Sunao Torii, Masato Edahiro

    IEEE MICRO   28 巻 ( 5 ) 頁: 54 - 62   2008年9月

     詳細を見る

    記述言語:英語   掲載種別:研究論文(学術雑誌)   出版者・発行元:IEEE COMPUTER SOC  

    EMBEDDED APPLIANCES SUCH AS HIGH-END CELL PHONES REQUIRE NOT ONLY HIGH PERFORMANCE BUT ALSO A PERFORMANCE GUARANTEE. THE AUTHORS DEMONSTRATE A PERFORMANCE GUARANTEE FRAMEWORK USING AN ASYMMETRIC MULTIPROCESSING APPROACH. THEY IMPLEMENTED THE PROPOSED METHOD ON A MULTICORE PROCESSOR USING LINUX. EVALUATION RESULTS SHOW THAT THE METHOD IMPROVES THE PERFORMANCE GUARANTEE WHILE MAINTAINING SOFTWARE COMPATIBILITY.

    Web of Science

  187. Processor virtualization for secure mobile terminals 査読有り

    Hiroaki Inoue, Junji Sakai, Masato Edahiro

    ACM TRANSACTIONS ON DESIGN AUTOMATION OF ELECTRONIC SYSTEMS   13 巻 ( 3 )   2008年7月

     詳細を見る

    記述言語:英語   掲載種別:研究論文(学術雑誌)   出版者・発行元:ASSOC COMPUTING MACHINERY  

    We propose a processor virtualization architecture, VIRTUS, to provide a dedicated domain for preinstalled applications and virtualized domains for downloaded native applications. With it, security-oriented next-generation mobile terminals can provide any number of domains for native applications. VIRTUS features three new technologies, namely, VMM asymmetrization, dynamic interdomain communication (IDC), and virtualization-assist logic, and it is first in the world to virtualize an ARM-based multiprocessor. Evaluations have shown that VMM asymmetrization results in significantly less performance degradation and LOC increase than do other VMMs. Further, dynamic IDC overhead is low enough, and virtualization-assist logic can be implemented in a sufficiently small area.

    DOI: 10.1145/1367045.1367057

    Web of Science

  188. Towards scalable and secure execution platform for embedded systems 査読有り

    Junji Sakai, Hiroaki Inoue, Masato Edahiro

    PROCEEDINGS OF THE ASP-DAC 2007     頁: 350 - +   2007年

     詳細を見る

    記述言語:英語   掲載種別:研究論文(国際会議プロシーディングス)   出版者・発行元:IEEE  

    Reliability of embedded systems can be enhanced by multicore and partitioning approaches. Physical partitioning based on ANW multicore achieves runtime stability of multiple applications in a system and prevents the whole system shutdown as well even when a malicious code creeps in. Combined with logical partitioning by processor virtualization and SMP technologies, the multicore architecture could realize more flexible and more scalable platform for future embedded systems.

    Web of Science

  189. VIRTUS: A new processor virtualization architecture for security-oriented next-generation mobile terminals 査読有り

    Hiroaki Inoue, Akihisa Ikeno, Masaki Kondo, Junji Sakai, Masato Edahiro

    43RD DESIGN AUTOMATION CONFERENCE, PROCEEDINGS 2006     頁: 484 - +   2006年

     詳細を見る

    記述言語:英語   掲載種別:研究論文(国際会議プロシーディングス)   出版者・発行元:ASSOC COMPUTING MACHINERY  

    We propose a new processor virtualization architecture, VIRTUS, to provide a dedicated domain for pre-installed applications and virtualized domains for downloaded native applications. With it security-oriented next-generation mobile terminals can provide any number of domains for native applications. VIRTUS features three new technologies: VMM asymmetrization, dynamic inter-domain communication and virtualization-assist logic, and it is first in the world to virtualize an ARM-based multiprocessor.

    Web of Science

  190. FIDES: An advanced chip multiprocessor platform for secure next generation mobile terminals 査読有り

    Hiroaki, I, A Ikeno, M Kondo, J Sakai, M Edahiro

    2005 INTERNATIONAL CONFERENCE ON HARDWARE/SOFTWARE CODESIGN AND SYSTEM SYNTHESIS     頁: 178 - 183   2005年

     詳細を見る

    記述言語:英語   掲載種別:研究論文(国際会議プロシーディングス)   出版者・発行元:ASSOC COMPUTING MACHINERY  

    We propose a secure platform on a chip multiprocessor, known as FIDES, in order to enable next generation mobile terminals to execute downloaded native applications for Linux. Its most important feature is the higher security based on multi-grained separation mechanisms: coarse-grained processor-level separation of the basic-function domain from other domains for such downloaded applications, medium-grained OS-level separation, and fine-grained process-level separation within SELinux. Four new technologies, which include three enhancements to SELinux, support the FIDES platform: 1) bus filter logic for processor-level separation can be implemented as a small logic, 2) XIP kernels for memory-efficient OS-level separation can reduce memory requirements by 182%, 3) policy separation for enhanced process-level separation can apply policies 2.1 times faster at system boot-up, and 4) dynamic access control can provide secure Inter-Domain Communications (IDCs) with an overhead of only 4% for IDC system calls. We implemented SELinuxes on an ARM-based multiprocessor. Therefore, the best-suited platform to secure next generation mobile terminals is the FIDES platform, which can provide higher security as well as higher performance and lower power consumption on chip multiprocessors leading the current technology trend of microprocessors.

    Web of Science

  191. A new LSI Performance Prediction Model for interconnection analysis of future LSIs 査読有り

    S Takahashi, M Edahiro, Y Hayashi

    PROCEEDINGS OF THE ASP-DAC '98 - ASIA AND SOUTH PACIFIC DESIGN AUTOMATION CONFERENCE 1998 WITH EDA TECHNO FAIR '98     頁: 51 - 56   1998年

     詳細を見る

    記述言語:英語   掲載種別:研究論文(国際会議プロシーディングス)   出版者・発行元:IEEE  

    As the interconnection delays control the LSI performance, the LSI performance estimation at higher design level becomes more difficult. In this paper a new LSI performance model for the estimation is described, which is made up by adopting a new clack-skew model to the SUSPENS (Stanford University System Performance Simulator) model. Using the model, it is cleared that a specific block size, where the line delay overcomes the block cycle time, becomes shorter as the LSI generation proceeds.

    Web of Science

  192. AN EFFICIENT ZERO-SKEW ROUTING ALGORITHM 査読有り

    M EDAHIRO

    31ST DESIGN AUTOMATION CONFERENCE - PROCEEDINGS 1994     頁: 375 - 380   1994年

     詳細を見る

    記述言語:英語   掲載種別:研究論文(国際会議プロシーディングス)   出版者・発行元:ASSOC COMPUTING MACHINERY  

    Web of Science

  193. DCT/IDCT PROCESSOR FOR HDTV DEVELOPED WITH DSP SILICON COMPILER 査読有り

    T MIYAZAKI, T NISHITANI, M EDAHIRO, ONO, I, K MITSUHASHI

    JOURNAL OF VLSI SIGNAL PROCESSING   5 巻 ( 2-3 ) 頁: 151 - 158   1993年4月

     詳細を見る

    記述言語:英語   掲載種別:研究論文(学術雑誌)   出版者・発行元:KLUWER ACADEMIC PUBL  

    This article presents a discrete cosine transform (DCI) processor for high definition television (HDTV) by using an extended version of DSP Silicon Compiler. The extension is mainly concerned with module generation functions.A matrix-vector product module composed of multiply-accumulators (MACs) is newly added to the silicon compiler. The compiler accomplishes placement of leaf-cells and routing between the cells, referring to a prototype layout for the MAC. The prototype, which consists of a Booth multiplier and a carry look ahead adder, is carefully designed to attain high operation speed. The processor developed by the silicon compiler carries out 8 x 8 DCT and its inverse transform (IDCT). In order to evaluate the newly extended functions in the compiler, the architecture employed for the processor is based on the matrix-vector product method. By using DSP Silicon Compiler and 0.8 mum triple metal CMOS technology, the DCT processor is easily implemented with error-free environment and achieves a 50MHz data rate, which meets Japanese HDTV base line signal processing. The chip is implemented on a 12.80 x 12.57 mm2 area.

    Web of Science

  194. A CLUSTERING-BASED OPTIMIZATION ALGORITHM IN ZERO-SKEW ROUTINGS 査読有り

    M EDAHIRO

    30TH DESIGN AUTOMATION CONFERENCE : PROCEEDINGS 1993     頁: 612 - 616   1993年

     詳細を見る

    記述言語:英語   掲載種別:研究論文(国際会議プロシーディングス)   出版者・発行元:ASSOC COMPUTING MACHINERY  

    Web of Science

  195. DELAY MINIMIZATION FOR ZERO-SKEW ROUTING 査読有り

    M EDAHIRO

    1993 IEEE/ACM INTERNATIONAL CONFERENCE ON COMPUTER-AIDED DESIGN - DIGEST OF TECHNICAL PAPERS     頁: 563 - 566   1993年

     詳細を見る

    記述言語:英語   掲載種別:研究論文(国際会議プロシーディングス)   出版者・発行元:I E E E, COMPUTER SOC PRESS  

    Web of Science

▼全件表示

書籍等出版物 15

  1. 組込みプロセッサ技術

    枝廣 正人, 黒田 一朗, 情報処理学会組込みシステム研究会

    CQ出版  2009年  ( ISBN:9784789845496

     詳細を見る

    記述言語:日本語

    CiNii Books

  2. 知識ベース「知識の森」(10群3編「システムオンチップ技術」編とりまとめ)

    電子情報通信学会( 担当: 共著)

    電子情報通信学会  2010年 

     詳細を見る

    記述言語:日本語

  3. マルチコアハンドブック応用編(第4-2章「開発環境」担当)

    JEITAマイクロプロセッサ専門委員会( 担当: 共著)

    JEITA  2010年 

     詳細を見る

    記述言語:日本語

  4. マルチコアハンドブック応用編(第4-2章「開発環境」担当)

    JEITAマイクロプロセッサ専門委員会( 担当: 共著)

    JEITA  2010年 

     詳細を見る

    担当ページ:(第4-2章「開発環境」を担当)   記述言語:日本語

  5. 知識ベース「知識の森」(10群3編「システムオンチップ技術」編とりまとめ)

    電子情報通信学会( 担当: 共著)

    電子情報通信学会  2010年 

     詳細を見る

    担当ページ:(10群3編「システムオンチップ技術」編のとりまとめと一部執筆を担当)   記述言語:日本語

  6. 組込みプロセッサ技術

    枝廣 正人, 黒田 一朗( 担当: 共著)

    CQ出版社「組込みシステム基礎技術全集 vol. 2」  2009年3月  ( ISBN:978-4-7898-4549-6

     詳細を見る

    記述言語:日本語

  7. 組込みプロセッサ技術

    枝廣 正人, 黒田 一朗( 担当: 共著)

    CQ出版社「組込みシステム基礎技術全集 vol. 2」  2009年3月  ( ISBN:9784789845496

     詳細を見る

    担当ページ:(第8章の執筆を除く全体を担当)   記述言語:日本語

  8. 組込みシステム概論(第4章「ハードウェア要素技術」担当)

    戸川 望, 高田 広章, 枝廣 正人, 沢田 篤史, 清水 徹, 中島 達夫, 平山 雅之( 担当: 共著)

    CQ出版社「組込みシステム基礎技術全集 vol. 1」  2008年3月  ( ISBN:978-4-7898-4550-2

     詳細を見る

    記述言語:日本語

  9. 組込みシステム概論(第4章「ハードウェア要素技術」担当)

    戸川 望, 高田 広章, 枝廣 正人, 沢田 篤史, 清水 徹, 中島 達夫, 平山 雅之( 担当: 共著)

    CQ出版社「組込みシステム基礎技術全集 vol. 1」  2008年3月  ( ISBN:9784789845502

     詳細を見る

    担当ページ:(第4章「ハードウェア要素技術」を担当)   記述言語:日本語

  10. 情報システムハンドブック(「幾何学的アルゴリズム」項目担当)

    培風館( 担当: 共著)

    培風館  2000年 

     詳細を見る

    記述言語:日本語

  11. 情報システムハンドブック(「幾何学的アルゴリズム」項目担当)

    培風館( 担当: 共著)

    培風館  2000年 

     詳細を見る

    担当ページ:(「幾何学的アルゴリズム」の項目を担当)   記述言語:日本語

  12. 新編OR事典(「VLSIマルチスキャンチェイン最適化アルゴリズム」項目担当)

    日本オペレーションズ・リサーチ学会( 担当: 共著)

    日本オペレーションズ・リサーチ学会  1989年 

     詳細を見る

    記述言語:日本語

  13. 新編OR事典(「VLSIマルチスキャンチェイン最適化アルゴリズム」項目担当)

    日本オペレーションズ, リサーチ学会( 担当: 共著)

    日本オペレーションズ・リサーチ学会  1989年 

     詳細を見る

    担当ページ:(「VLSIマルチスキャンチェイン最適化アルゴリズム」の項目を担当)   記述言語:日本語

  14. Practical Use of Bucketing Techniques in Computational Geometry, Computational Geometry (G. T. Toussaint, ed.)

    T. Asano, M. Edahiro, H. Imai, M. Iri, K. Murota( 担当: 共著)

    North-Holland  1985年 

     詳細を見る

    記述言語:英語

  15. Practical Use of Bucketing Techniques in Computational Geometry, Computational Geometry (G. T. Toussaint, ed.)

    T. Asano, M. Edahiro, H. Imai, M. Iri, K. Murota( 担当: 共著)

    North-Holland  1985年 

     詳細を見る

    担当ページ:153-195   記述言語:英語

▼全件表示

MISC 57

  1. Optimization of the Load Balancing Policy for Tiled Many-core Processors 査読有り

    Y. Liu, S. Kato, M. Edahiro  

    IEEE Access   2018年12月

     詳細を見る

    記述言語:英語   掲載種別:速報,短報,研究ノート等(学術雑誌)  

  2. Model-Based Parallelizer for Embedded Control Systems on Single-ISA Heterogeneous Multicore Processors 査読有り

    Z. Zhong, M. Edahiro  

    Proceedings of International SoC Design Conference (ISOCC 2018)   頁: DAS2-2   2018年11月

     詳細を見る

    記述言語:英語   掲載種別:研究発表ペーパー・要旨(全国大会,その他学術会議)  

  3. Traffic light recognition using high-definition map features 査読有り

    M. Hirabayashi, A. Sujiwo, A. Monrroy, S. Kato, M. Edahiro  

    Journal of Robotics and Autonomous Systems111 巻   頁: 62 - 72   2018年11月

     詳細を見る

    記述言語:英語   掲載種別:速報,短報,研究ノート等(学術雑誌)  

    DOI: 10.1016/j.robot.2018.10.004

  4. 組込み制御システムに対するマルチコア向けモデルレベル自動並列化手法 査読有り

    鍾兆前, 枝廣正人  

    情報処理学会論文誌59 巻 ( 2 ) 頁: 735-747   2018年2月

     詳細を見る

    記述言語:日本語   掲載種別:速報,短報,研究ノート等(学術雑誌)  

  5. Localization Based on Multiple Visual-Metric Maps 査読有り

    A. Sujiwo, E. Takeuchi, L. Y. Morales, N. Akai, Y. Ninomiya, M. Edahiro  

    Proceedings of International Conference on Multisensor Fusion and Integration for Intelligent Systems (MFI 2017)   頁: 212-219   2017年11月

     詳細を見る

    記述言語:英語   掲載種別:研究発表ペーパー・要旨(全国大会,その他学術会議)  

  6. Relational Joins on GPUs: A Closer Look

    Hideyuki Kawashima, Masato Edahiro, Shinpei Kato, Anh Nguyen, Makoto Yabuta  

    IEEE Transactions on Parallel and Distributed Systems28 巻 ( 9 ) 頁: 2663 - 2673   2017年9月

     詳細を見る

    記述言語:英語   出版者・発行元:IEEE  

    CiNii Article

  7. モデルベース開発におけるクロスレイヤ設計手法のマルチコア上モータ制御実装への適用 査読有り

    竹松慎弥, 鍾 兆前, 井上雅理, 横山静香, 小島流石, 近藤真己, ECソリューションイノベータ, 中本幸一, 安積卓也, 道木慎二, 本田晋也, 枝廣正人  

    組込みシステムシンポジウム(ESS2017)   頁: ポスター(26)   2017年8月

     詳細を見る

    記述言語:日本語   掲載種別:研究発表ペーパー・要旨(全国大会,その他学術会議)  

  8. Robust and accurate monocular vision-based localization in outdoor environments of real-world robot challenge 査読有り

    Adi Sujiwo, Eijiro Takeuchi, Luis Yoichi Morales, Naoki Akai, Hatem Darweesh, Yoshiki Ninomiya, Masato Edahiro  

    Journal of Robotics and Mechatronics29 巻 ( 4 ) 頁: 685 - 696   2017年8月

     詳細を見る

    記述言語:英語   掲載種別:速報,短報,研究ノート等(学術雑誌)   出版者・発行元:Fuji Technology Press  

    This paper describes our approach to perform robust monocular camera metric localization in the dynamic environments of Tsukuba Challenge 2016. We address two issues related to vision-based navigation. First, we improved the coverage by building a custom vocabulary out of the scene and improving upon place recognition routine which is key for global localization. Second, we established possibility of lifelong localization by using previous year’s map. Experimental results show that localization coverage was higher than 90% for six different data sets taken in different years, while localization average errors were under 0.2 m. Finally, the average of coverage for data sets tested with maps taken in different years was of 75%.

    DOI: 10.20965/jrm.2017.p0685

    Scopus

  9. A Feature Outlier Identification Method for Multi-object Tracking 査読有り

    A. Monrroy, S. Kato, M. Edahiro  

    Proceedings of the 4th IEEE International Conference on Cyber-Physical Systems, Networks, and Applications (CPSNA'16)WIP 巻   頁: 5   2016年10月

     詳細を見る

    記述言語:英語   掲載種別:研究発表ペーパー・要旨(全国大会,その他学術会議)  

  10. GPU-accelerated Index Nested Loop Join on VoltDB 査読有り

    N. Anh, S. Kato, M. Edahiro  

    Proceedings of the 4th IEEE International Conference on Cyber-Physical Systems, Networks, and Applications (CPSNA'16)WIP 巻   頁: 6   2016年10月

     詳細を見る

    記述言語:英語   掲載種別:研究発表ペーパー・要旨(全国大会,その他学術会議)  

  11. Monocular Vision-Based Localization Using ORB-SLAM with LIDAR-Aided Mapping in Real-World Robot Challenge 査読有り

    A. Sujiwo, T. Ando, E. Takeuchi, Y. Ninomiya, M. Edahiro  

    Journal of Robotics and Mechatronics28 巻 ( 4 ) 頁: 479-490   2016年8月

     詳細を見る

    記述言語:英語   掲載種別:速報,短報,研究ノート等(学術雑誌)  

  12. Accelerated Deformable Part Models on GPUs 査読有り

    Manato Hirabayashi, Shinpei Kato, Masato Edahiro, Kazuya Takeda, Seiichi Mita  

    IEEE TRANSACTIONS ON PARALLEL AND DISTRIBUTED SYSTEMS27 巻 ( 6 ) 頁: 1589 - 1602   2016年6月

     詳細を見る

    記述言語:英語   掲載種別:速報,短報,研究ノート等(学術雑誌)   出版者・発行元:IEEE COMPUTER SOC  

    Object detection is a fundamental challenge facing intelligent applications. Image processing is a promising approach to this end, but its computational cost is often a significant problem. This paper presents schemes for accelerating the deformable part models (DPM) on graphics processing units (GPUs). DPM is a well-known algorithm for image-based object detection, and it achieves high detection rates at the expense of computational cost. GPUs are massively parallel compute devices designed to accelerate dataparallel compute-intensive workload. According to an analysis of execution times, approximately 98 percent of DPM code exhibits loop processing, which means that DPM could be highly parallelized by GPUs. In this paper, we implement DPM on the GPU by exploiting multiple parallelization schemes. Results of an experimental evaluation of this GPU-accelerated DPM implementation demonstrate that the best scheme of GPU implementations using an NVIDIA GPU achieves a speed up of 8.6x over a naive CPU-based implementation.

    DOI: 10.1109/TPDS.2015.2453962

    Web of Science

  13. A scalability analysis of many cores and on-chip mesh networks on the TILE-Gx platform 査読有り

    Ye Liu, Hiroshi Sasaki, Shinpei Kato, Masato Edahiro  

    2016 IEEE 10TH INTERNATIONAL SYMPOSIUM ON EMBEDDED MULTICORE/MANY-CORE SYSTEMS-ON-CHIP (MCSOC)   頁: 46 - 52   2016年

     詳細を見る

    記述言語:英語   掲載種別:研究発表ペーパー・要旨(全国大会,その他学術会議)   出版者・発行元:IEEE  

    TILE-Gx processors that have emerged in recent years can be considered as the representative of prevailing manycore processors. The available TILE-Gx processors are featured with directory-based cache coherence protocol, two-dimensional mesh networks and up to 72 on-chip cores. In this paper, we study and analyze problems of performance scalability and network collision of many-core processors using the TILE-Gx36 processor.
    We find that most multi-threaded programs from the PARSEC benchmark suite, which aim at shared-memory on-chip processors, cannot scale well on Linux as the number of cores increases. Meanwhile, applications compiled with Pthreads get affected by the approach of task-to-core assignment. The results also show that current multi-threaded applications do not entirely utilize the hardware resources on TILE-Gx36 processor. Moreover, OS designers might need to pay attention to the memory allocation if memory stripping is not supported. Because huge memory accesses to only one memory controller can burden the twodimensional mesh network. This observation appears if cores access the further memory controllers intensively as well.

    DOI: 10.1109/MCSoC.2016.40

    Web of Science

  14. Pure Pursuit Revisited: Field Testing of Autonomous Vehicles in Urban Areas 査読有り

    Hiroki Ohta, Naoki Akai, Eijiro Takeuchi, Shinpei Kato, Masato Edahiro  

    PROCEEDINGS OF 2016 IEEE 4TH INTERNATIONAL CONFERENCE ON CYBER-PHYSICAL SYSTEMS, NETWORKS, AND APPLICATIONS (CPSNA)   頁: 7 - 12   2016年

     詳細を見る

    記述言語:英語   掲載種別:研究発表ペーパー・要旨(全国大会,その他学術会議)   出版者・発行元:IEEE  

    In this paper, we aim to explore path following. We implement a path following component by referring to the existing Pure Pursuit algorithm. Using the simulation and field operational test, we identified the problem in the path following component. The main problems identified were with respect to vehicles meandering off the path, turning a corner, and the instability of steering control. Therefore, we apply some modifications to the Pure Pursuit[1] algorithm. We have also conducted the simulation and field operational tests again to evaluate these modifications.

    DOI: 10.1109/CPSNA.2016.10

    Web of Science

  15. Simulinkモデルからのブロックレベル並列化 査読有り

    山口 滉平, 竹松 慎弥, 池田 良裕, 李 瑞徳, 鍾 兆前, 近藤 真己, C情報システムズ, 枝廣 正人  

    組込みシステムシンポジウム (ESS2015)   頁: ポスター(21)   2015年10月

     詳細を見る

    記述言語:日本語   掲載種別:研究発表ペーパー・要旨(全国大会,その他学術会議)  

  16. System-level design method for control systems with hardware-implemented interrupt handler 査読有り

    Yuki Ando, Shinya Honda, Hiroaki Takada, Masato Edahiro  

    Journal of Information Processing23 巻 ( 5 ) 頁: 532 - 541   2015年9月

     詳細を見る

    記述言語:英語   掲載種別:速報,短報,研究ノート等(学術雑誌)   出版者・発行元:Information Processing Society of Japan  

    In this paper, we propose a system-level design method for control systems that enables the development of Hardware-implemented interrupt handler. The increasing complexity of control systems has led to a rise in the frequency of interrupts. As a result, the processor load increases, leading to a deterioration in the latency of interrupt processing. To solve these problems, we require dedicated hardware that is activated by an interrupt and can directly access devices during its processing. The proposed method enables control systems with the above dedicated hardware to be developed using a model that abstracts an interrupt, interrupt processing, and communication between the control processing and devices. We have developed a system-level design tool which automatically generates the target implementation from the model. Case studies on a motor control system show that the proposed method reduces the processor load, improves the latency of the interrupt processing, and enables the design space exploration for the control system.

    DOI: 10.2197/ipsjjip.23.532

    Scopus

  17. 階層構造を持つメニーコアアーキテクチャへのタスクマッピング 査読有り

    油谷 創, 枝廣 正人  

    情報処理学会論文誌56 巻 ( 8 ) 頁: 1568-1581   2015年8月

     詳細を見る

    記述言語:日本語   掲載種別:速報,短報,研究ノート等(学術雑誌)  

  18. Implementation and evaluation of AES/ADPCM on STP and FPGA with High-level Synthesis 査読有り

    Y. Ando, Y. Ishida, S. Honda, H. Takada, M. Edahiro  

    Proceedings of Workshop on Synthesis and System Integration of Mixed Information Technologies (SASIMI)   頁: 415-420   2015年3月

     詳細を見る

    記述言語:英語   掲載種別:研究発表ペーパー・要旨(全国大会,その他学術会議)  

  19. Profiler for Control System in System Level Design 査読有り

    T-D Miaw, Y. Ando, S. Honda, H. Takada, M. Edahiro  

    Proceedings of Workshop on Synthesis and System Integration of Mixed Information Technologies (SASIMI)   頁: 46-51   2015年3月

     詳細を見る

    記述言語:英語   掲載種別:研究発表ペーパー・要旨(全国大会,その他学術会議)  

  20. Automatic synthesis of inter-heterogeneous-processor communication implementation for programmable system-on-chip 査読有り

    Yuki Ando, Yukihito Ishida, Shinya Honda, Hiroaki Takada, Masato Edahiro  

    2015 INTERNATIONAL CONFERENCE ON VLSI SYSTEMS, ARCHITECTURE, TECHNOLOGY AND APPLICATIONS (VLSI-SATA)8 巻   頁: 95-99   2015年

     詳細を見る

    記述言語:英語   掲載種別:速報,短報,研究ノート等(学術雑誌)   出版者・発行元:IEEE  

    This paper introduces an automatic synthesis technique and tool to implement inter-heterogeneous-processor communication for programmable system-on-chips (PSoCs). PSoCs have an ARM-based hard processor system connected to an FPGA fabric by the high-bandwidth interconnect. By implementing the soft processors in the FPGA fabric, PSoCs realize heterogeneous multiprocessors. Since the number and type of soft processors are configurable, PSoCs can realize various heterogeneous multiprocessors. However, the inter-heterogeneous-processor communications are not supported by operating systems running on different types of processors. The problem is the cost to design and implement such communications. In order to overcome the problem and increase the design efficiency, we propose an automatic synthesis of inter-heterogeneous-processor communications from a general model description. The inter-heterogeneous-processor communications are realized using a shared memory and inter-processor interrupts. The case study shows that automatically generated inter-heterogeneous-processor communication exactly runs on the system with heterogeneous multiprocessors.

    Web of Science

  21. Automatic synthesis of inter-heterogeneous-processor communication implementation for programmable system-on-chip 査読有り

    Yuki Ando, Yukihito Ishida, Shinya Honda, Hiroaki Takada, Masato Edahiro  

    2015 INTERNATIONAL CONFERENCE ON VLSI SYSTEMS, ARCHITECTURE, TECHNOLOGY AND APPLICATIONS (VLSI-SATA)   頁: 1-6   2015年

     詳細を見る

    記述言語:英語   掲載種別:研究発表ペーパー・要旨(全国大会,その他学術会議)   出版者・発行元:IEEE  

    This paper introduces an automatic synthesis technique and tool to implement inter-heterogeneous-processor communication for programmable system-on-chips (PSoCs). PSoCs have an ARM-based hard processor system connected to an FPGA fabric by the high-bandwidth interconnect. By implementing the soft processors in the FPGA fabric, PSoCs realize heterogeneous multiprocessors. Since the number and type of soft processors are configurable, PSoCs can realize various heterogeneous multiprocessors. However, the inter-heterogeneous-processor communications are not supported by operating systems running on different types of processors. The problem is the cost to design and implement such communications. In order to overcome the problem and increase the design efficiency, we propose an automatic synthesis of inter-heterogeneous-processor communications from a general model description. The inter-heterogeneous-processor communications are realized using a shared memory and inter-processor interrupts. The case study shows that automatically generated inter-heterogeneous-processor communication exactly runs on the system with heterogeneous multiprocessors.

    Web of Science

  22. Design Space Exploration of Control System with Hardware-implemented Interrupt Handler 査読有り

    Yuki Ando, Shinya Honda, Hiroaki Takada, Masato Edahiro  

    2015 6TH INTERNATIONAL CONFERENCE OF INFORMATION AND COMMUNICATION TECHNOLOGY FOR EMBEDDED SYSTEMS (IC-ICTES)   頁: 1-6   2015年

     詳細を見る

    記述言語:英語   掲載種別:研究発表ペーパー・要旨(全国大会,その他学術会議)   出版者・発行元:IEEE  

    In this paper, we propose a system-level design tool for control systems that enables the development of hardware-implemented interrupt handler. The increasing complexity of control systems has led to a rise in the frequency of interrupts. As a result, the processor load increases, leading to deterioration in the latency of interrupt processing. To solve these problems, we require dedicated hardware that is activated by an interrupt and can directly access devices during its processing. The proposed method enables control systems with above dedicated hardware to be developed using a model that abstracts an interrupt, interrupt processing, and communication between the control processing and devices. Case studies on a motor control system show that the proposed method enables the designer to explore design space of control system, reduces the processor load and improves the latency of the interrupt processing.

    Web of Science

  23. Real-Time Visualization of Moving Objects 査読有り

    Patricia Ortal, Shinpei Kato, Masato Edahiro  

    2015 IEEE 3RD INTERNATIONAL CONFERENCE ON CYBER-PHYSICAL SYSTEMS, NETWORKS, AND APPLICATIONS CPSNA 2015   頁: 60 - 65   2015年

     詳細を見る

    記述言語:英語   掲載種別:研究発表ペーパー・要旨(全国大会,その他学術会議)   出版者・発行元:IEEE  

    The development of visualization tools that help us assimilate the information that surrounds us is essential in business environments and most research fields. Data visualization is a powerful tool that lets us recognize patterns and trends easily, allows us to extract sensible information faster, stimulates hypothesis generation, and helps us make effective decisions. This paper describes the design and implementation of a web application that displays moving objects in real-time using Google Maps. This web application was done as part of an integrated system that addresses issues related to the automated driver assistance field. Moreover, this work seeks to be a reference framework that will provide visual support for researchers in the area of mobility looking to analyze moving object trajectories, evaluate prediction models, or explain their results.

    DOI: 10.1109/CPSNA.2015.20

    Web of Science

  24. HexaCam: An FPGA-based Multi-view Camera System 査読有り

    Abraham Monrroy, Manato Hirabayashi, Shinpei Kato, Masato Edahiro, Takefumi Miyoshi, Satoshi Funada  

    2015 IEEE 3RD INTERNATIONAL CONFERENCE ON CYBER-PHYSICAL SYSTEMS, NETWORKS, AND APPLICATIONS CPSNA 2015   頁: 48 - 53   2015年

     詳細を見る

    記述言語:英語   掲載種別:研究発表ペーパー・要旨(全国大会,その他学術会議)   出版者・発行元:IEEE  

    Accurate perception information of the surroundings is a desirable feature in any cyber-physical system for autonomous robotics. Besides, providing a cost-wise solution to this need, is also useful for developing other kinds of applications such as mapping, decision-making, self-localization, among others. In this work, we present and benchmark a cost-effective camera device with six image sensors attached to a custom built FPGA board. The perception information is delivered on the host side, thanks to a HOG based object detector executed on the GPU. Our conclusion is that the low cost prototype is able to acquire and extract the perception data in 9.41 frames per second.

    DOI: 10.1109/CPSNA.2015.18

    Web of Science

  25. 制御システムのマルチ・メニーコアプロセッサ実装 招待有り

    枝廣 正人  

    計測と制御53 巻 ( 12 ) 頁: 1111-1116   2014年12月

     詳細を見る

    記述言語:日本語   掲載種別:記事・総説・解説・論説等(学術雑誌)  

  26. Exploring the problem of GPU programming for data-intensive applications: A case study of multiple expectation maximization for motif elicitation 査読有り

    Yuki Kitsukawa, Manato Hirabayashi, Shinpei Kato, Masato Edahiro  

    ACM International Conference Proceeding Series04-05- 巻   頁: 256 - 262   2014年12月

     詳細を見る

    記述言語:英語   掲載種別:研究発表ペーパー・要旨(全国大会,その他学術会議)   出版者・発行元:Association for Computing Machinery  

    Recently General-Purpose Computing on Graphics Processing Units (GPGPU) has been used to reduce the processing time of various applications, but the degree of acceleration by the Graphical Processing Unit (GPU) depends on the application. This study focuses on data analysis as an application example of GPGPU, specifically, the design and implementation of GPGPU computation libraries for data-intensive workloads. The effects of efficient memory allocation and high-speed read-only memories on the execution time are evaluated. In addition to employing a single GPU, the scalability using multiple GPUs is also evaluated. Compared to a Central Processing Unit (CPU) alone, the memory allocation method reduces the execution time for memory copies by approximately 60% when a GPU is used, while utilizing read-only memories results in an approximately 20% reduction in the overall program execution time. Moreover, expanding the number of GPUs from one to four reduces the execution time by approximately 10%.

    DOI: 10.1145/2676585.2676616

    Scopus

  27. システムレベル設計における制御システム向けプロファイル機構 (VLSI設計技術) -- (デザインガイア2014 : VLSI設計の新しい大地)

    繆 同徳, 安藤 友樹, 本田 晋也, 高田 広章, 枝廣 正人  

    電子情報通信学会技術研究報告 = IEICE technical report : 信学技報114 巻 ( 328 ) 頁: 75 - 80   2014年11月

     詳細を見る

    記述言語:日本語   出版者・発行元:一般社団法人電子情報通信学会  

    本論文ではシステムレベル設計における制御システム向けのプロファイル機構を述べる.制御システムを設計する際,センサーやアクチュエータから非同期で通知される割込みと,割込みにより優先的に処理を開始する割込み処理を考慮する必要がある.但し,既存のプロファイル機構は割込みの関連情報を取得できない.本論文では,制御システムの開発を支援するために,割込みの関連情報を取得可能なプロファイル手法を提案する.提案手法を設計事例に適用し,効果を評価した.

    CiNii Article

    CiNii Books

  28. 割込みハンドラのハードウェア化を実現するシステムレベル設計手法 (VLSI設計技術) -- (デザインガイア2014 : VLSI設計の新しい大地)

    安藤 友樹, 本田 晋也, 高田 広章, 枝廣 正人  

    電子情報通信学会技術研究報告 = IEICE technical report : 信学技報114 巻 ( 328 ) 頁: 69 - 74   2014年11月

     詳細を見る

    記述言語:日本語   出版者・発行元:一般社団法人電子情報通信学会  

    本論文は,割込みで駆動する専用HWを設計可能な,制御システム向けのシステムレベル設計ツールについて述べる.制御システムは複雑化,処理の高度化が進み,それに伴い割込み処理の頻度が増加したことで,プロセッサ負荷の増加,消費電力の増加,割込み処理レイテンシの悪化といった問題が生じている.これらの問題を解決するため,割込みにより処理を開始し,処理中はセンサや入出力ハードウェアといったデバイスへ直接アクセスする専用ハードウェアが求められている.提案手法は,処理とデバイス間の通信,割込み,割込み処理を抽象化した制御システムモデルから,割込みで駆動するハードウェアを含む制御システムを設計可能である.モータ制御システムを対象とした評価実験により,提案手法を用いることで,プロセッサ負荷の削減,消費電力の削減,レイテンシの改善が可能なことを示す.

    CiNii Article

    CiNii Books

  29. 階層構造を持つメニーコアアーキテクチャへのタスクマッピング

    油谷 創, 枝廣 正人  

    研究報告組込みシステム(EMB)2014 巻 ( 3 ) 頁: 1 - 8   2014年9月

     詳細を見る

    記述言語:日本語   出版者・発行元:一般社団法人情報処理学会  

    近年,半導体技術の進展によって 1 つの LSI 上に複数のプロセッサが搭載されたマルチコアや,数十,数百のプロセッサが搭載されたメニーコアが広く使われている.また,スケーラビリティをさらに高めるために階層構造を持つメニーコアも登場している.階層型メニーコアアーキテクチャは,将来組込みプロセッサにおいても主流になると考えられている.そこで,階層構造を考慮したタスクマッピング手法を提案し,既存手法との比較評価を行った.提案手法は NN Embed 法,Topo-LB 法,Cluster-Based ILP 法と比較してそれぞれ 44%,32%,26%通信コストの少ないマッピング結果を示した.

    CiNii Article

    CiNii Books

  30. Evaluation of GNSS for Autonomous Driving 査読有り

    H. Ohta, S. Kato, M. Edahiro  

    Proceedings of the 2nd IEEE International Conference on Cyber-Physical Systems, Networks, and Applications (CPSNA'14)   頁: WiP Session   2014年8月

     詳細を見る

    記述言語:英語   掲載種別:研究発表ペーパー・要旨(全国大会,その他学術会議)  

  31. Simple One-to-one Architecture for Parallel Execution of Embedded Control Systems 査読有り

    R. Nakamura, F. Arakawa, M. Edahiro  

    Proceedings of the 2nd IEEE International Conference on Cyber-Physical Systems, Networks, and Applications (CPSNA'14)   頁: 25-30   2014年8月

     詳細を見る

    記述言語:英語   掲載種別:研究発表ペーパー・要旨(全国大会,その他学術会議)  

  32. GPU-accelerated Point Cloud Mapping for Autonomous Driving 査読有り

    Y. Kitsukawa, S. Kato, M. Edahiro  

    Proceedings of the 2nd IEEE International Conference on Cyber-Physical Systems, Networks, and Applications (CPSNA'14)   頁: WiP Session   2014年8月

     詳細を見る

    記述言語:英語   掲載種別:研究発表ペーパー・要旨(全国大会,その他学術会議)  

  33. Establishing a standard interface between multi-manycore and software tools - SHIM 査読有り

    Masaki Gondo, Fumio Arakawa, Masato Edahiro  

    2014 IEEE COOL CHIPS XVII   頁: VI-1   2014年

     詳細を見る

    記述言語:英語   掲載種別:研究発表ペーパー・要旨(全国大会,その他学術会議)   出版者・発行元:IEEE  

    The multi core processors are becoming norm and a processor with even more than a hundred of cores are emerging. These inherently require wide range of software tools to help software developers. However, supporting these complex hardware by the tools require significant effort by the tool vendors, and each invest in adapting the new hardware by modifying their tools or creating proprietary configuration files, while often the similar set of hardware architectural information are needed. The SHIM, Software-Hardware Interface for Multi-many-core, is a joint industrial and academic effort to standardize the interface between the multicore hardware and the software tools. This extended abstract introduces SHIM, the overall architecture, the schema used, the use-cases, and a prototype tool to foster the adaption of the interface.

    Web of Science

  34. Power and Performance Characterization and Modeling of GPU-Accelerated Systems 査読有り

    Yuki Abe, Koji Inoue, Hiroshi Sasaki, Masato Edahiro, Shinpei Kato, Martin Peres  

    2014 IEEE 28TH INTERNATIONAL PARALLEL AND DISTRIBUTED PROCESSING SYMPOSIUM   頁: 113-122   2014年

     詳細を見る

    記述言語:英語   掲載種別:研究発表ペーパー・要旨(全国大会,その他学術会議)   出版者・発行元:IEEE  

    Graphics processing units (GPUs) provide an order-of-magnitude improvement on peak performance and performance-per-watt as compared to traditional multicore CPUs. However, GPU-accelerated systems currently lack a generalized method of power and performance prediction, which prevents system designers from an ultimate goal of dynamic power and performance optimization. This is due to the fact that their power and performance characteristics are not well captured across architectures, and as a result, existing power and performance modeling approaches are only available for a limited range of particular GPUs. In this paper, we present power and performance characterization and modeling of GPU-accelerated systems across multiple generations of architectures. Characterization and modeling both play a vital role in optimization and prediction of GPU-accelerated systems. We quantify the impact of voltage and frequency scaling on each architecture with a particularly intriguing result that a cutting-edge Kepler-based GPU achieves energy saving of 75% by lowering GPU clocks in the best scenario, while Fermi-and Tesla-based GPUs achieve no greater than 40% and 13%, respectively. Considering these characteristics, we provide statistical power and performance modeling of GPU-accelerated systems simplified enough to be applicable for multiple generations of architectures. One of our findings is that even simplified statistical models are able to predict power and performance of cutting-edge GPUs within errors of 20% to 30% for any set of voltage and frequency pair.

    DOI: 10.1109/IPDPS.2014.23

    Web of Science

  35. Parallel Design of Control Systems Utilizing Dead Time for Embedded Multicore Processors 査読有り

    Yuta Suzuki, Kota Sata, Junichi Kako, Kohei Yamaguchi, Fumio Arakawa, Masato Edahiro  

    2014 IEEE COOL CHIPS XVII   頁: VI-2   2014年

     詳細を見る

    記述言語:英語   掲載種別:研究発表ペーパー・要旨(全国大会,その他学術会議)   出版者・発行元:IEEE  

    This paper presents a parallelization method utilizing dead time to implement higher precision control systems on multi-core processors. It is known that dead time is hard to handle with in control systems. In our method, the dead time is explicitly represented as delay blocks of models such as Simulink. Then, these delay blocks are distributed to the overall systems with equivalent transformation, so that the system can be simulated or executed in pipeline parallel. With a spring-mass-damper model, our technique accomplishes x3.4 performance acceleration on an ideal four-core simulation, and x1.8 on cycle-accurate simulator of a four-core embedded processor as a threaded application on a real time operating system.

    Web of Science

  36. Parallel Design of Control Systems Utilizing Dead Time for Embedded Multicore Processors 査読有り

    Yuta Suzuki, Kota Sata, Junichi Kako, Kohei Yamaguchi, Fumio Arakawa, Masato Edahiro  

    2014 IEEE COOL CHIPS XVIIE99-C 巻 ( 4 ) 頁: 491-502   2014年

     詳細を見る

    記述言語:英語   掲載種別:速報,短報,研究ノート等(学術雑誌)   出版者・発行元:IEEE  

    This paper presents a parallelization method utilizing dead time to implement higher precision control systems on multi-core processors. It is known that dead time is hard to handle with in control systems. In our method, the dead time is explicitly represented as delay blocks of models such as Simulink. Then, these delay blocks are distributed to the overall systems with equivalent transformation, so that the system can be simulated or executed in pipeline parallel. With a spring-mass-damper model, our technique accomplishes x3.4 performance acceleration on an ideal four-core simulation, and x1.8 on cycle-accurate simulator of a four-core embedded processor as a threaded application on a real time operating system.

    Web of Science

  37. ヘテロマルチプロセッサシステム向けプロセッサ間通信の自動合成 (リコンフィギャラブルシステム)

    石田 薫史, 安藤 友樹, 本田 晋也, 高田 広章, 枝廣 正人  

    電子情報通信学会技術研究報告 = IEICE technical report : 信学技報113 巻 ( 325 ) 頁: 63 - 68   2013年11月

     詳細を見る

    記述言語:日本語   出版者・発行元:一般社団法人電子情報通信学会  

    本論文ではヘテロジニアス構成のマルチプロセッサSoC向けのプロセッサ間通信の自動合成手法を述べる.プロセッサコア内臓のFPGAの登場など,ヘテロマルチプロセッサシステムの利用が進む一方で,プロセッサ間通信を設計・実装するコストが問題となっている.我々は,多くのヘテロマルチプロセッサシステムが持つ,共有メモリ,プロセッサ間割込みに着目し,プロセッサ間通信を設計・実装する.さらに,設計効率を向上するために,抽象度の高い記述からターゲット向けの通信実装を自動合成する手法を述べる.実現した通信実装を実際のヘテロマルチプロセッサシステム上に実現し,プロセッサ間通信の動作を確認した.

    CiNii Article

    CiNii Books

  38. 割込み処理を考慮したシステムレベル設計手法 (ディペンダブルコンピューティング デザインガイア2013 : VLSI設計の新しい大地)

    安藤 友樹, 石田 薫史, 本田 晋也, 高田 広章, 枝廣 正人  

    電子情報通信学会技術研究報告 = IEICE technical report : 信学技報113 巻 ( 321 ) 頁: 119 - 124   2013年11月

     詳細を見る

    記述言語:日本語   出版者・発行元:一般社団法人電子情報通信学会  

    本論文は,割込み処理を抽象化することで,デバイスとの間で入出力がある制御システムをシステムレベルで設計する手法を述べる.制御システムは複雑化,処理の高度化が進んでおり,設計効率を向上するために制御システムの設計抽象度を上げる必要がある.抽象度の高い設計手法としてシステムレベル設計手法があるが,既存のものはマルチメディアシステムが主な設計対象であり,デバイスなど外部との入出力が必要な制御システムを扱うことができない.我々はデバイスとの入出力に加え,割込みと割込み処理を抽象化し,システムレベルにて制御システムを扱えるモデルを提案する.シリアルドライバを対象とした評価実験により,提案する制御システムモデルを利用することで,小さなオーバヘッドで制御システムを抽象度高く設計可能なことを示す.

    CiNii Article

    CiNii Books

  39. A Channel-based Communication/Synchronization Model for SW-HW Multitasking on Dynamically Partially Reconfigurable FPGAs (VLSI設計技術)

    Jozwik Krzystof, Honda Shinya, Edahiro Masato, Tomiyama Hiroyuki, Takada Hiroaki  

    電子情報通信学会技術研究報告 : 信学技報112 巻 ( 375 ) 頁: 135 - 140   2013年1月

     詳細を見る

    記述言語:英語   出版者・発行元:一般社団法人電子情報通信学会  

    CiNii Article

    CiNii Books

  40. A Channel-based Communication/Synchronization Model for SW-HW Multitasking on Dynamically Partially Reconfigurable FPGAs (コンピュータシステム)

    Jozwik Krzystof, Honda Shinya, Edahiro Masato, Tomiyama Hiroyuki, Takada Hiroaki  

    電子情報通信学会技術研究報告 : 信学技報112 巻 ( 376 ) 頁: 135 - 140   2013年1月

     詳細を見る

    記述言語:英語   出版者・発行元:一般社団法人電子情報通信学会  

    CiNii Article

    CiNii Books

  41. Data Transfer Matters for GPU Computing 査読有り

    Yusuke Fujii, Takuya Azumi, Nobuhiko Nishio, Shinpei Kato, Masato Edahiro  

    2013 19TH IEEE INTERNATIONAL CONFERENCE ON PARALLEL AND DISTRIBUTED SYSTEMS (ICPADS 2013)   頁: 275 - 282   2013年

     詳細を見る

    記述言語:英語   掲載種別:研究発表ペーパー・要旨(全国大会,その他学術会議)   出版者・発行元:IEEE  

    Graphics processing units (GPUs) embrace many-core compute devices where massively parallel compute threads are offloaded from CPUs. This heterogeneous nature of GPU computing raises non-trivial data transfer problems especially against latency-critical real-time systems. However even the basic characteristics of data transfers associated with GPU computing are not well studied in the literature. In this paper, we investigate and characterize currently-achievable data transfer methods of cutting-edge GPU technology. We implement these methods using open-source software to compare their performance and latency for real-world systems. Our experimental results show that the hardware-assisted direct memory access (DMA) and the I/O read-and-write access methods are usually the most effective, while on-chip microcontrollers inside the GPU are useful in terms of reducing the data transfer latency for concurrent multiple data streams. We also disclose that CPU priorities can protect the performance of GPU data transfers.

    DOI: 10.1109/ICPADS.2013.47

    Web of Science

  42. Rainbow: An operating system for software-hardware multitasking on dynamically partially reconfigurable FPGAs 査読有り

    Krzysztof Jozwik, Shinya Honda, Masato Edahiro, Hiroyuki Tomiyama, Hiroaki Takada  

    International Journal of Reconfigurable Computing2013 巻   頁: ID: 789134   2013年

     詳細を見る

    記述言語:英語   掲載種別:速報,短報,研究ノート等(学術雑誌)  

    Dynamic Partial Reconfiguration technology coupled with an Operating System for Reconfigurable Systems (OS4RS) allows for implementation of a hardware task concept, that is, an active computing object which can contend for reconfigurable computing resources and request OS services in a way software task does in a conventional OS. In this work, we show a complete model and implementation of a lightweight OS4RS supporting preemptable and clock-scalable hardware tasks. We also propose a novel, lightweight scheduling mechanism allowing for timely and priority-based reservation of reconfigurable resources, which aims at usage of preemption only at the time it brings benefits to the performance of a system. The architecture of the scheduler and the way it schedules allocations of the hardware tasks result in shorter latency of system calls, thereby reducing the overall OS overhead. Finally, we present a novel model and implementation of a channel-based intertask communication and synchronization suitable for software-hardware multitasking with preemptable and clock-scalable hardware tasks. It allows for optimizations of the communication on per task basis and utilizes point-to-point message passing rather than shared-memory communication, whenever it is possible. Extensive overhead tests of the OS4RS services as well as application speedup tests show efficiency of our approach. © 2013 Krzysztof Jozwik et al.

    DOI: 10.1155/2013/789134

    Scopus

  43. GPU implementations of object detection using HOG features and deformable models 査読有り

    Manato Hirabayashi, Shinpei Kato, Masato Edahiro, Kazuya Takeda, Taiki Kawano, Seiichi Mita  

    2013 IEEE 1st International Conference on Cyber-Physical Systems, Networks, and Applications, CPSNA 2013   頁: 106 - 111   2013年

     詳細を見る

    記述言語:英語   掲載種別:研究発表ペーパー・要旨(全国大会,その他学術会議)   出版者・発行元:IEEE Computer Society  

    Vision-based object detection using camera sensors is an essential piece of perception for autonomous vehicles. Various combinations of features and models can be applied to increase the quality and the speed of object detection. A well-known approach uses histograms of oriented gradients (HOG) with deformable models to detect a car in an image [15]. A major challenge of this approach can be found in computational cost introducing a real-time constraint relevant to the real world. In this paper, we present an implementation technique using graphics processing units (GPUs) to accelerate computations of scoring similarity of the input image and the pre-defined models. Our implementation considers the entire program structure as well as the specific algorithm for practical use. We apply the presented technique to the real-world vehicle detection program and demonstrate that our implementation using commodity GPUs can achieve speedups of 3x to 5x in frame-rate over sequential and multithreaded implementations using traditional CPUs. © 2013 IEEE.

    DOI: 10.1109/CPSNA.2013.6614255

    Scopus

  44. Evaluation of power consumption at execution of multiple automatically parallelized and power controlled media applications on the RP2 low-power multicore 査読有り

    Hiroki Mikami, Shumpei Kitaki, Masayoshi Mase, Akihiro Hayashi, Mamoru Shimaoka, Keiji Kimura, Masato Edahiro, Hironori Kasahara  

    Lecture Notes in Computer Science (including subseries Lecture Notes in Artificial Intelligence and Lecture Notes in Bioinformatics)7146 巻   頁: 31 - 45   2013年

     詳細を見る

    記述言語:英語   掲載種別:研究発表ペーパー・要旨(全国大会,その他学術会議)  

    This paper evaluates an automatic power reduction scheme of OSCAR automatic parallelizing compiler having power reduction control capability when multiple media applications parallelized by the OSCAR compiler are executed simultaneously on RP2, a 8-core multicore processor developed by Renesas Electronics, Hitachi, and Waseda University. OSCAR compiler enables the hierarchical multigrain parallel processing and power reduction control using DVFS (Dynamic Voltage and Frequency Scaling), clock gating and power gating for each processor core using the OSCAR multi-platform API. The RP2 has eight SH4A processor cores, each of which has power control mechanisms such as DVFS, clock gating and power gating. First, multiple applications with relatively light computational load are executed simultaneously on the RP2. The average power consumption of power controlled eight AAC encoder programs, each of which was executed on one processor, was reduced by 47%, (to 1.01W), against one AAC encoder execution on one processor (from 1.89W) without power control. Second, when multiple intermediate computational load applications are executed, the power consumptions of an AAC encoder executed on four processors with the power reduction control was reduced by 57% (to 0.84W) against an AAC encoder execution on one processor (from 1.95W). Power consumptions of one MPEG2 decoder on four processors with power reduction control was reduced by 49% (to 1.01W) against one MPEG2 decoder execution on one processor (from 1.99W). Finally, when a combination of a high computational load application program and an intermediate computational load application program are executed simultaneously, the consumed power reduced by 21% by using twice number of cores for each application. This paper confirmed parallel processing and power reduction by OSCAR compiler are efficient for multiple application executions. In execution of multiple light computational load applications, power consumption increases only 12% for one application. Parallel processing being applied to intermediate computational load applications, power consumption of executing one application on one processor core (1.49W) is almost same power consumption of two applications on eight processor cores (1.46W). © 2013 Springer-Verlag.

    DOI: 10.1007/978-3-642-36036-7_3

    Scopus

  45. 高位合成によるSTPエンジン及びFPGAへのAES/ADPCMの実装と評価

    石田 薫史, 柴田 誠也, 安藤 友樹, 本田 晋也, 高田 広章, 枝廣 正人  

    電子情報通信学会技術研究報告. RECONF, リコンフィギャラブルシステム : IEICE technical report112 巻 ( 70 ) 頁: 77 - 82   2012年5月

     詳細を見る

    記述言語:日本語   出版者・発行元:一般社団法人電子情報通信学会  

    SoCの専用ハードウェアの代替技術として注目を集める再構成技術の性能を確かめるため,動的再構成ハードウェアであるSTPエンジンおよび静的再構成ハードウェアであるFPGAの比較を行った.比較のために両ハードウェアにC言語で記述されたAESおよびADPCMのアプリケーションを高位合成を用いて実装した.実装にはそれぞれのハードウェアで同じ高位合成ツールを利用した統合開発環境を用いた.比較には面積,状態数,サイクル数,周波数,実行時間の5点に着目し,STPとFPGAの性能について評価を行った.

    CiNii Article

    CiNii Books

  46. Checkpoint Selection for DEPS Framework Based on Quantitative Evaluation of DEPS Profile 招待有り 査読有り

    H. Kawashima, G. Zeng, H. Takase, M. Edahiro, H. Takada  

    17th Workshop on Synthesis and System Integration of Mixed Information Technologies   頁: 174-179   2012年3月

     詳細を見る

    記述言語:英語   掲載種別:研究発表ペーパー・要旨(全国大会,その他学術会議)  

  47. Fast Elliptic Curve Cryptography Using Minimal Weight Conversion of d Integers 査読有り

    V. Suppakitpaisarn, M. Edahiro, H. Imai  

    Proceedings of the Tenth Australasian Information Security Conference (AISC 2012), ACS, 2012, Conferences in Research and Practice in Information Technology125 巻   頁: 15-26   2012年1月

     詳細を見る

    記述言語:英語   掲載種別:研究発表ペーパー・要旨(全国大会,その他学術会議)  

  48. Comparison of preemption schemes for partially reconfigurable FPGAs 査読有り

    Krzysztof Jozwik, Hiroyuki Tomiyama, Masato Edahiro, Shinya Honda, Hiroaki Takada  

    IEEE Embedded Systems Letters4 巻 ( 2 ) 頁: 45 - 48   2012年

     詳細を見る

    記述言語:英語   掲載種別:速報,短報,研究ノート等(学術雑誌)  

    Preemption techniques for hardware (HW) tasks have been studied in order to improve system responsiveness at the task level and improve utilization of the FPGA area. This letter presents a fair comparison of existing state-of-the-art preemption approaches from the point of view of their capabilities and limitations as well as impact on static and dynamic properties of the task. In comparison, we use a set of cryptographic, image, and audio processing HW tasks and perform tests on a common platform based on a Virtex-4 FPGA from Xilinx. Furthermore, we propose the preemption as a method which can effectively increase FPGA utilization in case of HW tasks used as CPU accelerators in systems with memory protection and virtualization. © 2012 IEEE.

    DOI: 10.1109/LES.2012.2193660

    Scopus

  49. Calculating average joint hamming weight for minimal weight conversion of d integers 査読有り

    Vorapong Suppakitpaisarn, Masato Edahiro, Hiroshi Imai  

    Lecture Notes in Computer Science (including subseries Lecture Notes in Artificial Intelligence and Lecture Notes in Bioinformatics)7157 巻   頁: 229 - 240   2012年

     詳細を見る

    記述言語:英語   掲載種別:研究発表ペーパー・要旨(全国大会,その他学術会議)  

    In this paper, we propose an algorithm to calculate the efficiency of number representations in elliptic curve cryptography, average joint Hamming weight. The method uses Markov chains generated from a minimal weight conversion algorithm of d integers using the minimal weight conversion. With redundant representations using digit sets like {0, ±1}, it is possible to reduce computation time of the cryptosystem. Although larger digit sets make the computation time shorter, it requires longer preprocessing time. Therefore, the average joint Hamming weight is useful to evaluate digit sets. The Markov chains to find the average joint Hamming weight are derived automatically from the conversions. However, the number of states in these Markov chains is generally infinite. In [8], we propose an algorithm to reduce the number of states, but it is still unclear which representations the method can be applied for. In this paper, the finiteness of Markov chain with the existence of a stationary distribution is proven in a class of representation whose digit set D S be a finite set such that there exists a natural number Λ where D S ⊆ {0, ±1, ..., ±Λ} and {0,±1, ±Λ} ⊆ D S. The class covers most of the representation practically used in elliptic curve cryptography such as the representation which digit set are {0, ±1} and {0, ±1, ±3}. © 2012 Springer-Verlag.

    DOI: 10.1007/978-3-642-28076-4_23

    Scopus

  50. Efficient algorithms for extracting pareto-optimal hardware configurations in DEPS framework 査読有り

    Hirotaka Kawashima, Gang Zeng, Hideki Takase, Masato Edahiro, Hiroaki Takada  

    IPSJ Transactions on System LSI Design Methodology5 巻   頁: 133 - 142   2012年

     詳細を見る

    記述言語:英語   掲載種別:速報,短報,研究ノート等(学術雑誌)  

    A dynamic energy performance scaling (DEPS) framework has been proposed as a generalization of dynamic voltage frequency scaling (DVFS). The DEPS framework selects an energy-optimal hardware configuration at runtime. To reduce runtime overhead, Pareto-optimal combinations of hardware configurations should be provided via DEPS profiling during the design phase. The challenge of DEPS profiling lies in extracting the Pareto-optimal combinations efficiently from the exponential search space. We propose two exact algorithms to reduce the number of calculations in DEPS profiling. These algorithms can be used with common search algorithms. We also propose a heuristic algorithm for searching Pareto-optimal configurations efficiently. Extensive experiments are performed, and they demonstrate that the proposed algorithms can complete DEPS profiling within a reasonable amount of time and generate optimal DEPS profiles. It is believed that the proposed algorithms will enable easy application of the DEPS framework in practice. © 2012 Information Processing Society of Japan.

    DOI: 10.2197/ipsjtsldm.5.133

    Scopus

  51. Toward GPU-accelerated Traffic Simulation and Its Real-Time Challenge 査読有り

    Manato Hirabayashi, Shinpei Kato, Masato Edahiro, Yuki Sugiyama  

    International Workshop on Real-Time and Distributed Computing in Emerging Applications (REACTION2012)   頁: 1-6   2012年

     詳細を見る

    記述言語:英語   掲載種別:研究発表ペーパー・要旨(全国大会,その他学術会議)  

  52. Optimal Elliptic Curve Scalar Multiplication Using Double-Base Chains 査読有り

    V. Suppakitpaisarn, M. Edahiro, H. Imai  

    International Journal of Digital Information and Wireless Communications (IJDIWC)2 巻 ( 1 ) 頁: 923-942   2012年

     詳細を見る

    記述言語:英語   掲載種別:速報,短報,研究ノート等(学術雑誌)  

  53. Optimal Elliptic Curve Cryptography Using Fibonacci Sequence 査読有り

    V. Suppakitpaisarn, M. Edahiro, H. Imai  

    Proceedings of the 5th Thailand-Japan International Academic Conference (TJIA2012)   頁: 未登録   2012年

     詳細を見る

    記述言語:英語   掲載種別:研究発表ペーパー・要旨(全国大会,その他学術会議)  

  54. Fastest Multi-Scalar Multiplication Based on Double-Base Chain 査読有り

    V. Suppakitpaisarn, M. Edahiro, H. Imai  

    World Congress on Internet Security (WorldCIS-2012)   頁: 93-98   2012年

     詳細を見る

    記述言語:英語   掲載種別:研究発表ペーパー・要旨(全国大会,その他学術会議)  

  55. Fast Elliptic Curve Cryptography Using Optimal Double-Base Chains 査読有り

    V. Suppakitpaisarn, M. Edahiro, H. Imai  

    Proceedings of the International Conference on Informatics & Applications (ICIA2012)   頁: 190-204   2012年

     詳細を見る

    記述言語:英語   掲載種別:研究発表ペーパー・要旨(全国大会,その他学術会議)  

  56. Hardware Multitasking in Dynamically Partially Reconfigurable FPGA-based Embedded Systems 招待有り 査読有り

    K. Jozwik, H. Tomiyama, M. Edahiro, S. Honda, H. Takada  

    Int'l SoC Design Conference   頁: 183-186   2011年11月

     詳細を見る

    記述言語:英語   掲載種別:研究発表ペーパー・要旨(全国大会,その他学術会議)  

  57. Rainbow: An OS extension for hardware multitasking on dynamically partially reconfigurable FPGAs 査読有り

    Krzysztof Jozwik, Hiroyuki Tomiyama, Masato Edahiro, Shinya Honda, Hiroaki Takada  

    Proceedings - 2011 International Conference on Reconfigurable Computing and FPGAs, ReConFig 2011   頁: 416 - 421   2011年

     詳細を見る

    記述言語:英語   掲載種別:研究発表ペーパー・要旨(全国大会,その他学術会議)  

    DPR (Dynamic Partial Reconfiguration) capability found in some of modern FPGAs allows implementation of a concept of a HW (Hardware) task, which similarly to its software counterpart has its state and shares time-multiplexed resources with the other tasks. While the new technology presents many advantages for embedded systems where run-time adaptability is an additional requirement, their efficient and easily portable implementations require a control software or an OS which would manage all the complexities of the underlying technology, providing an abstracted interface for the application programmer. This paper presents a novel and robust hardware multitasking extension for a conventional OS, managing task scheduling and configurations, and providing easy-to-use API (Application Programming Interface) for the application programmer. Scheduling is priority-based and takes advantage of task caching. Moreover, the extension is based on a developed design flow and embedded hardware platform allowing efficient task preemption, which can be utilized whenever it presents any benefits to the application. © 2011 IEEE.

    DOI: 10.1109/ReConFig.2011.73

    Scopus

▼全件表示

講演・口頭発表等 142

  1. ハードウェア抽象化記述SHIMによる性能見積のためのLLVM-IR命令実行時間計測手法

    鳥越 敬,枝廣 正人

    ETNET2020 

     詳細を見る

    開催年月日: 2020年2月

    記述言語:日本語   会議種別:口頭発表(一般)  

    国名:日本国  

  2. 共有メモリ付階層型制御モデルの並列化アルゴリズムのCSPによる形式化とFDRによる検証

    于文博,磯部 祥尚(産業技術総合研究所),枝廣 正人

    ETNET2020 

     詳細を見る

    開催年月日: 2020年2月

    記述言語:日本語   会議種別:口頭発表(一般)  

    国名:日本国  

  3. SimulinkモデルからCPUとアクセラレータの併用コードの作成手法

    甲斐琢朗, 森裕司(NSITEXE), 枝廣正人

    ETNET2020 

     詳細を見る

    開催年月日: 2020年2月

    記述言語:日本語   会議種別:口頭発表(一般)  

    国名:日本国  

  4. モータ制御系のマルチコア実装時における並列度向上に向けて遅延を導入した電流制御系の解析

    キム ジンス, 井上 雅理, 加藤 聖也, 黒柳 彰宏, 枝廣 正人, 道木 慎二

    平成31年電気学会全国大会論文集 

     詳細を見る

    開催年月日: 2019年3月

    記述言語:日本語   会議種別:口頭発表(招待・特別)  

    国名:日本国  

  5. 組込みマルチコアコンソーシアムについて

    枝廣 正人

    組込みマルチコアサミット2019 

     詳細を見る

    開催年月日: 2019年11月

    記述言語:日本語   会議種別:口頭発表(招待・特別)  

    国名:日本国  

  6. ROMへのアクセスレイテンシが大きいマイコンを対象とした畳み込みニューラルネットワークの最適化

    下平 健太, 本田 晋也, 高田 広章, 枝廣 正人

    ETNET2021 

     詳細を見る

    開催年月日: 2021年3月

    記述言語:日本語   会議種別:口頭発表(一般)  

    国名:日本国  

  7. データ並列性を持つSimulinkモデルからのコード生成

    徐 品, 枝廣 正人

    ETNET2021 

     詳細を見る

    開催年月日: 2021年3月

    記述言語:日本語   会議種別:口頭発表(一般)  

    国名:日本国  

  8. ハードウェア抽象化記述SHIMにおけるLLVM命令実行時間計測手法

    井ノ川 誠, 枝廣 正人

    ETNET2021 

     詳細を見る

    開催年月日: 2021年3月

    記述言語:日本語   会議種別:口頭発表(一般)  

    国名:日本国  

  9. C言語ベースのシステムレベル設計における低コストで高速な協調検証環境

    稲石 日奈子, 山本 椋太, 伊藤 慎治, 本田 晋也, 枝廣 正人

    ETNET2021 

     詳細を見る

    開催年月日: 2021年3月

    記述言語:日本語   会議種別:口頭発表(一般)  

    国名:日本国  

  10. 車載制御モデルの並列設計におけるランタイム性能解析と効率化

    加藤 聖也, 寒河江 翔太, 山本 椋太, 生沼 正博, キム ジンス, 道木 慎二, 本田 晋也, 枝廣 正人

    ETNET2021 

     詳細を見る

    開催年月日: 2021年3月

    記述言語:日本語   会議種別:口頭発表(一般)  

    国名:日本国  

  11. モデルベース並列化ツールを用いたモデルレベルブロック分割手法の検討

    山田亜汰朗, 生沼正博, 木村一臣, 山本椋太, 枝廣正人

    第55回組込みシステム研究会 

     詳細を見る

    開催年月日: 2020年12月

    記述言語:日本語   会議種別:口頭発表(一般)  

    国名:日本国  

  12. A DNN implementation on FPGAs from the existing DNN framework using HLS

    Kim Hyunjae, Ryota Yamamoto, Shinya Honda,Masato Edahiro

     詳細を見る

    開催年月日: 2020年12月

    記述言語:日本語   会議種別:口頭発表(一般)  

    国名:日本国  

  13. 高位合成によるFPGA向けDNN推論器に対する前処理の検討

    田中彬義, 山本椋太, 伊藤慎治, 本田晋也, 枝廣正人

    第55回組込みシステム研究会 

     詳細を見る

    開催年月日: 2020年12月

    記述言語:日本語   会議種別:口頭発表(一般)  

    国名:日本国  

  14. 時間パーティショニング機構を持つリアルタイムOSの性能評価手法

    手塚湧太郎, 本田晋也, 大谷寿賀子, 枝廣正人

    第55回組込みシステム研究会 

     詳細を見る

    開催年月日: 2020年12月

    記述言語:日本語   会議種別:口頭発表(一般)  

    国名:日本国  

  15. 組込みマルチコアコンソーシアムについて

    枝廣 正人

    組込みマルチコアサミット2020 

     詳細を見る

    開催年月日: 2020年11月

    記述言語:日本語   会議種別:口頭発表(招待・特別)  

    国名:日本国  

  16. レガシコードを含むモデルベース開発における並列化手法

    黒柳 彰宏,金森公洋,枝廣 正人

    ETNET2019 

     詳細を見る

    開催年月日: 2019年3月

    記述言語:日本語   会議種別:口頭発表(一般)  

    国名:日本国  

  17. ハードウェア抽象化記述SHIMとSHIMulatorによるソフトウェア動的性能見積手法

    佐合 惇,枝廣 正人

    ETNET2019 

     詳細を見る

    開催年月日: 2019年3月

    記述言語:日本語   会議種別:口頭発表(一般)  

    国名:日本国  

  18. モデルベース並列化アルゴリズムの形式化と正当性の証明

    多門 俊哉,枝廣 正人,磯部 祥尚(産業技術総合研究所)

    ETNET2019 

     詳細を見る

    開催年月日: 2019年3月

    記述言語:日本語   会議種別:口頭発表(一般)  

    国名:日本国  

  19. モデルベース並列化ツールによるマルチコアプロセッサ上へのベクトル制御系実装の検討

    吉田 恭介(日立製作所), 井上 雅理, 井ノ川 誠, 黒柳 彰宏, 本田 晋也, 枝廣 正人, 道木 慎二, 小島 流石(阪大), 安積 卓也(阪大), 中本 幸一(兵庫県立大)

    平成31年電気学会全国大会論文集 

     詳細を見る

    開催年月日: 2019年3月

    記述言語:日本語   会議種別:口頭発表(招待・特別)  

    国名:日本国  

  20. 組込みマルチコアコンソーシアムについて

    枝廣 正人

    組込みマルチコアサミット2018 

     詳細を見る

    開催年月日: 2018年11月

    記述言語:日本語   会議種別:口頭発表(招待・特別)  

    国名:日本国  

  21. EMC活動の紹介とビジョン

    枝廣 正人

    組込み向け マルチ・メニーコア ソフトウェア開発 テクニカルセミナー 

     詳細を見る

    開催年月日: 2018年9月

    記述言語:日本語   会議種別:口頭発表(招待・特別)  

    国名:日本国  

  22. マルチコアプロセッサ上への実装時における並列度向上に向けたマルチレート電流制御系の解析

    井上 雅理, 黒柳 彰宏, 枝廣 正人, 道木 慎二

    平成30年電気学会産業応用部門大会 

     詳細を見る

    開催年月日: 2018年8月

    記述言語:日本語   会議種別:口頭発表(招待・特別)  

    国名:日本国  

  23. 制御モデルに内在する遅延を用いた並列化

    池田 良裕,鈴木 悠太(デンソー),峰田 憲一(デンソー),森 裕司(デンソー),井上 雅理,道木 慎二,枝廣 正人

    ETNET2018 

     詳細を見る

    開催年月日: 2018年3月

    記述言語:日本語   会議種別:口頭発表(一般)  

    国名:日本国  

  24. ニューラルネットによるモデル予測制御高速化

    竹松 慎弥,嶋岡 雅浩,道木 慎二,枝廣 正人

    ETNET2018 

     詳細を見る

    開催年月日: 2018年3月

    記述言語:日本語   会議種別:口頭発表(一般)  

    国名:日本国  

  25. モデルベースによる並列化コード自動生成ツールをモータ制御に適用した際の有用性評価

    深谷 周平(日立交通テクノロジー), 井上 雅理, 横山 静香, 竹松 慎弥, 鍾 兆前, 本田 晋也, 枝廣 正人, 道木 慎二, 小島 流石(阪大), 安積 卓也(阪大), 近藤 真己(NECソリューションイノベータ), 中本 幸一(兵庫県立大)

    平成30年電気学会全国大会 

     詳細を見る

    開催年月日: 2018年3月

    記述言語:日本語   会議種別:口頭発表(招待・特別)  

    国名:日本国  

  26. モデルベース並列化における複数周期タスクを混在させたコア割り当て手法

    池田 良裕,枝廣 正人

    VLSI設計技術研究会 

     詳細を見る

    開催年月日: 2018年2月 - 2018年3月

    記述言語:日本語   会議種別:口頭発表(一般)  

    国名:日本国  

  27. 組込みマルチコアコンソーシアムについて

    枝廣 正人

    組込みマルチコアサミット2017 

     詳細を見る

    開催年月日: 2017年11月

    記述言語:日本語   会議種別:口頭発表(招待・特別)  

    国名:日本国  

  28. MBP(モデルベース並列化)を用いたクロスレイヤ設計

    枝廣 正人

    組込みマルチコアサミット2017 

     詳細を見る

    開催年月日: 2017年11月

    記述言語:日本語   会議種別:口頭発表(招待・特別)  

    国名:日本国  

  29. Improving Core Allocation of Simulink Model for Embedded Multi-core Systems 国際会議

    S. Kojima, M. Edahiro, and T. Azumi

    IEEE International Conference on Embedded and Real-Time Computing Systems and Applications (RTCSA 2017) 

     詳細を見る

    開催年月日: 2017年8月

    記述言語:英語   会議種別:ポスター発表  

    国名:台湾  

  30. 組込みマルチコアコンソーシアムについて

    枝廣 正人

    組込みマルチコアサミット2017West 

     詳細を見る

    開催年月日: 2017年7月

    記述言語:日本語   会議種別:口頭発表(招待・特別)  

    国名:日本国  

  31. ソフトのための国際標準ハードウェアモデル記述SHIM 1.0による性能見積とSHIM2.0への方向性

    枝廣 正人

    組込みマルチコアサミット2017West 

     詳細を見る

    開催年月日: 2017年7月

    記述言語:日本語   会議種別:口頭発表(招待・特別)  

    国名:日本国  

  32. モデル解析によるマルチレートSimulinkモデル並列化

    池田 良裕,市橋 友樹,仲田 壮佑,枝廣 正人

    情報処理学会全国大会 

     詳細を見る

    開催年月日: 2017年3月

    記述言語:日本語   会議種別:口頭発表(一般)  

    国名:日本国  

  33. 永久磁石同期モータ電流制御系のための予測制御アルゴリズム並列化

    竹松 慎弥,市村 駿太郎,岩間 拓也,嶋岡 雅浩,道木 慎二,枝廣 正人

    情報処理学会全国大会 

     詳細を見る

    開催年月日: 2017年3月

    記述言語:日本語   会議種別:口頭発表(一般)  

    国名:日本国  

  34. モデルベース開発におけるKALRAY MPPA メニーコア向け並列化

    鍾 兆前,枝廣 正人

    情報処理学会全国大会 

     詳細を見る

    開催年月日: 2017年3月

    記述言語:日本語   会議種別:口頭発表(一般)  

    国名:日本国  

  35. モデルベース並列化(MBP)におけるマルチレートモデルの車載RTOS向けランタイムとコード生成

    中野 友貴, 本田 晋也, 枝廣 正人, 鈴木 均(ルネサス エレクトロニクス)

    ETNET2017 

     詳細を見る

    開催年月日: 2017年3月

    記述言語:日本語   会議種別:口頭発表(一般)  

    国名:日本国  

  36. モデルベース開発におけるマルチ・メニーコア向け自動並列化

    鍾 兆前,枝廣 正人

    ETNET2017 

     詳細を見る

    開催年月日: 2017年3月

    記述言語:日本語   会議種別:口頭発表(一般)  

    国名:日本国  

  37. モデル解析によるマルチレートSimulinkモデルの性能向上

    池田 良裕,鈴木 均(ルネサス エレクトロニクス),枝廣 正人

    ETNET2017 

     詳細を見る

    開催年月日: 2017年3月

    記述言語:日本語   会議種別:口頭発表(一般)  

    国名:日本国  

  38. モデルベース開発におけるデータ並列化に関する検討

    竹松 慎弥,枝廣 正人

    ETNET2017 

     詳細を見る

    開催年月日: 2017年3月

    記述言語:日本語   会議種別:口頭発表(一般)  

    国名:日本国  

  39. パス解析を用いた並列実行時メモリ読み書き順序の変化検出

    杉山 由芳,枝廣 正人

    ETNET2017 

     詳細を見る

    開催年月日: 2017年3月

    記述言語:日本語   会議種別:口頭発表(一般)  

    国名:日本国  

  40. モデルベース並列化におけるCSPモデルを利用した形式検証の適用

    山本 尚平, 鈴木 悠太(デンソー), 峰田 憲一(デンソー), 森 裕司(デンソー), 枝廣正人

    ETNET2017 

     詳細を見る

    開催年月日: 2017年3月

    記述言語:日本語   会議種別:口頭発表(一般)  

    国名:日本国  

  41. 組込みマルチコアコンソーシアムについて

    枝廣 正人

    組込みマルチコアサミット2016 

     詳細を見る

    開催年月日: 2016年11月

    記述言語:日本語   会議種別:口頭発表(招待・特別)  

    国名:日本国  

  42. ソフトのための国際標準ハードウェアモデル記述SHIM 1.0による性能見積とSHIM2.0への方向性

    枝廣 正人

    組込みマルチコアサミット2016 

     詳細を見る

    開催年月日: 2016年11月

    記述言語:日本語   会議種別:口頭発表(招待・特別)  

    国名:日本国  

  43. 永久磁石同期モータ電流制御系のための予測制御アルゴリズム並列化

    竹松 慎弥,道木 慎二,嶋岡 雅浩,枝廣 正人

    第41回組込みシステム研究会 

     詳細を見る

    開催年月日: 2016年6月

    記述言語:日本語   会議種別:口頭発表(一般)  

    国名:日本国  

  44. Simulinkモデルから状態方程式・出力方程式の抽出

    池田 良裕,枝廣 正人

    第41回組込みシステム研究会 

     詳細を見る

    開催年月日: 2016年6月

    記述言語:日本語   会議種別:ポスター発表  

    国名:日本国  

  45. 組込みマルチコアコンソーシアムについて

    枝廣 正人

    組込みマルチコアサミット2015 

     詳細を見る

    開催年月日: 2015年11月

    記述言語:日本語   会議種別:口頭発表(招待・特別)  

    国名:日本国  

  46. Simulinkモデルからのブロックレベル並列化

    枝廣 正人

    組込みマルチコアサミット2015 

     詳細を見る

    開催年月日: 2015年11月

    記述言語:日本語   会議種別:口頭発表(招待・特別)  

    国名:日本国  

  47. 組込みシステムでの マルチ・メニーコアプロセッサ利用に向けて ~ SHIMとモデルベース並列化 ~

    枝廣 正人

    CEATEC 

     詳細を見る

    開催年月日: 2015年10月

    記述言語:日本語   会議種別:口頭発表(招待・特別)  

    国名:日本国  

  48. マルチ・メニーコア向けソフトウェア技術の基礎

    枝廣 正人

    組込みシステム開発技術展 

     詳細を見る

    開催年月日: 2015年5月

    記述言語:日本語   会議種別:口頭発表(招待・特別)  

    国名:日本国  

  49. モデル予測制御における非線形漸化式実行の並列化

    山田 竜正,枝廣 正人

    ETNET2015 

     詳細を見る

    開催年月日: 2015年3月

    記述言語:日本語   会議種別:口頭発表(一般)  

    国名:日本国  

  50. 組込みマルチコアコンソーシアム概要

    枝廣 正人

    組込みマルチコアサミット2014 

     詳細を見る

    開催年月日: 2014年11月

    記述言語:日本語   会議種別:口頭発表(招待・特別)  

    国名:日本国  

  51. Simulinkモデルベース自動並列化とSHIM

    枝廣 正人

    組込みマルチコアサミット2014 

     詳細を見る

    開催年月日: 2014年11月

    記述言語:日本語   会議種別:口頭発表(招待・特別)  

    国名:日本国  

  52. システムレベル設計における制御システム向けプロファイル機構",情報処理学会研究報告

    繆 同徳, 安藤 友樹, 本田 晋也, 高田 広章, 枝廣 正人

    デザインガイア2014 

     詳細を見る

    開催年月日: 2014年11月

    記述言語:日本語   会議種別:口頭発表(一般)  

    国名:日本国  

  53. 割込みハンドラのハードウェア化を実現するシステムレベル設計手法", 情報処理学会研究報告

    安藤 友樹, 本田 晋也, 高田 広章, 枝廣 正人

    デザインガイア2014 

     詳細を見る

    開催年月日: 2014年11月

    記述言語:日本語   会議種別:口頭発表(一般)  

    国名:日本国  

  54. 階層構造を持つメニーコアアーキテクチャへのタスクマッピング

    油谷 創,枝廣 正人

    第34回組込みシステム研究発表会 

     詳細を見る

    開催年月日: 2014年9月

    記述言語:日本語   会議種別:口頭発表(一般)  

    国名:日本国  

  55. 単方向1:1高速同期機構を用いたFPGA実装と評価

    溝口 裕哉, 中村 陸, 安藤 友樹, 荒川 文男, 枝廣 正人

    ETNET 

     詳細を見る

    開催年月日: 2014年3月

    記述言語:日本語   会議種別:口頭発表(一般)  

    国名:日本国  

  56. ソフトウェア向けハードウェア性能記述を用いたマルチコアにおける性能見積り

    西村 裕, 中村 陸, 荒川 文男, 枝廣 正人

    ETNET 

     詳細を見る

    開催年月日: 2014年3月

    記述言語:日本語   会議種別:口頭発表(一般)  

    国名:日本国  

  57. 組込みマルチコアECU活用に向けた内部モデル制御の効率的な並列実装

    鈴木 悠太,佐多 宏太(トヨタ自動車(株)),加古 純一(トヨタ自動車(株)),枝廣 正人

    制御部門マルチシンポジウム 

     詳細を見る

    開催年月日: 2014年3月

    記述言語:日本語   会議種別:シンポジウム・ワークショップ パネル(公募)  

    国名:日本国  

  58. 単方向1:1高速同期機構を用いた組込み制御並列化

    中村 陸,荒川 文男,枝廣 正人

    情報処理学会組込みシステム研究会 

     詳細を見る

    開催年月日: 2013年11月

    記述言語:日本語   会議種別:口頭発表(一般)  

    国名:日本国  

  59. 割込み処理を考慮したシステムレベル設計手法

    安藤 友樹, 石田 薫史, 本田 晋也, 高田 広章, 枝廣 正人

    デザインガイア2013 

     詳細を見る

    開催年月日: 2013年11月

    記述言語:日本語   会議種別:口頭発表(一般)  

    国名:日本国  

  60. ヘテロマルチプロセッサシステム向けプロセッサ間通信の自動合成

    石田薫史, 安藤友樹, 本田晋也,高田広章, 枝廣正人

    デザインガイア2013 

     詳細を見る

    開催年月日: 2013年11月

    記述言語:日本語   会議種別:口頭発表(一般)  

    国名:日本国  

  61. 単方向1:1高速同期機構を用いた組込み制御並列化

    中村 陸,枝廣 正人

    情報処理学会組込みシステムシンポジウム 

     詳細を見る

    開催年月日: 2013年10月

    記述言語:日本語   会議種別:ポスター発表  

    国名:日本国  

  62. マルチレート制御モデルのイベントドリブンプロセッサ実装

    大川 禎 , 枝廣 正人

    情報処理学会組込みシステム研究会 

     詳細を見る

    開催年月日: 2013年9月

    記述言語:日本語   会議種別:口頭発表(一般)  

    国名:日本国  

  63. 差分方程式の解析的な並列化とそのモデリング

    鈴木 悠太 , 枝廣 正人

    情報処理学会組込みシステム研究会 

     詳細を見る

    開催年月日: 2013年9月

    記述言語:日本語   会議種別:口頭発表(一般)  

    国名:日本国  

  64. 組込みメニーコアに向けた (OSと)制御アプリ並列化

    枝廣 正人

    SWEST 

     詳細を見る

    開催年月日: 2013年8月

    記述言語:日本語   会議種別:シンポジウム・ワークショップ パネル(指名)  

    国名:日本国  

  65. マルチコア向けソフトウェア開発の基礎と最新動向

    枝廣 正人

    JASA中部支部 技術セミナー 

     詳細を見る

    開催年月日: 2013年8月

    記述言語:日本語   会議種別:シンポジウム・ワークショップ パネル(指名)  

    国名:日本国  

  66. マルチコア向けソフトウェア開発の基礎と最新動向

    枝廣 正人

    組込みシステム開発技術展 

     詳細を見る

    開催年月日: 2013年5月

    記述言語:日本語   会議種別:口頭発表(招待・特別)  

    国名:日本国  

  67. CSP理論にもとづいた制御モデルのマルチコア実装向けタスク割当て

    大川 禎 , 枝廣 正人 , 久村孝寛(NEC)

    ETNET 

     詳細を見る

    開催年月日: 2013年3月

    記述言語:日本語   会議種別:口頭発表(一般)  

    国名:日本国  

  68. マルチ・メニーコアプロセッサを用いた 車載制御システムの実現に向けて

    枝廣 正人

    NCESシンポジウム 

     詳細を見る

    開催年月日: 2012年10月

    記述言語:日本語   会議種別:シンポジウム・ワークショップ パネル(指名)  

    国名:日本国  

  69. マルチ・メニーコア技術の基礎と省電力技術

    枝廣 正人

    STARCアドバンストセミナー 

     詳細を見る

    開催年月日: 2012年9月

    記述言語:日本語   会議種別:シンポジウム・ワークショップ パネル(指名)  

    国名:日本国  

  70. マルチコア向けソフトウェア開発の基礎と最新動向

    枝廣 正人

    組込みシステム開発技術展 

     詳細を見る

    開催年月日: 2012年5月

    記述言語:日本語   会議種別:口頭発表(招待・特別)  

    国名:日本国  

  71. 高位合成によるSTPエンジン及びFPGAへのAES/ADPCMの実装と評価

    石田 薫史, 柴田 誠也, 安藤 友樹, 本田 晋也, 高田 広章, 枝廣 正人

    電子情報通信学会リコンフィギャラブル研究会 

     詳細を見る

    開催年月日: 2012年5月

    記述言語:日本語   会議種別:口頭発表(一般)  

    国名:日本国  

  72. 組込みマルチ・メニーコアの現状とソフトウェア

    枝廣 正人

    Embedded Technology 

     詳細を見る

    開催年月日: 2011年11月

    記述言語:日本語   会議種別:口頭発表(招待・特別)  

    国名:日本国  

  73. 組込みマルチコアとソフトウェア

    枝廣 正人

    中部エレクトロニクスショー 

     詳細を見る

    開催年月日: 2011年11月

    記述言語:日本語   会議種別:口頭発表(招待・特別)  

    国名:日本国  

  74. Hardware Multitasking in Dynamically Partially Reconfigurable FPGA-based Embedded Systems 国際会議

    Krzysztof Jozwik, Hiroyuki Tomiyama, Masato Edahiro, Shinya Honda, Hiroaki Takada

    International SoC Design Conference (ISOCC) 

     詳細を見る

    開催年月日: 2011年11月

    記述言語:英語   会議種別:口頭発表(招待・特別)  

    国名:大韓民国  

  75. マルチコア向けソフトウェア開発の基礎と最新動向

    枝廣 正人

    JASA近畿支部 技術セミナー 

     詳細を見る

    開催年月日: 2011年10月

    記述言語:日本語   会議種別:シンポジウム・ワークショップ パネル(指名)  

    国名:日本国  

  76. マルチコア向けソフトウェア開発の基礎と最新動向

    枝廣 正人

    組込みシステム開発技術展 

     詳細を見る

    開催年月日: 2011年5月

    記述言語:日本語   会議種別:口頭発表(招待・特別)  

    国名:日本国  

  77. SimulinkモデルからCPUとアクセラレータの併用コードの作成手法 国際会議

    甲斐琢朗, 森裕司(NSITEXE, 枝廣正人

    ETNET2020  2020年2月28日 

     詳細を見る

    記述言語:日本語   会議種別:口頭発表(一般)  

  78. ハードウェア抽象化記述SHIMによる性能見積のためのLLVM-IR命令実行時間計測手法 国際会議

    鳥越 敬, 枝廣 正人

    ETNET2020  2020年2月28日 

     詳細を見る

    記述言語:日本語   会議種別:口頭発表(一般)  

  79. 共有メモリ付階層型制御モデルの並列化アルゴリズムのCSPによる形式化とFDRによる検証 国際会議

    于文博, 磯部 祥尚, 枝廣 正人

    ETNET2020  2020年2月28日 

     詳細を見る

    記述言語:日本語   会議種別:口頭発表(一般)  

  80. 組込みマルチコアコンソーシアムについて 国際会議

    枝廣 正人

    組込みマルチコアサミット2019  2019年11月21日 

     詳細を見る

    記述言語:日本語   会議種別:口頭発表(招待・特別)  

  81. ハードウェア抽象化記述SHIMとSHIMulatorによるソフトウェア動的性能見積手法 国際会議

    佐合 惇, 枝廣 正人

    ETNET2019  2019年3月17日 

     詳細を見る

    記述言語:日本語   会議種別:口頭発表(一般)  

  82. モデルベース並列化アルゴリズムの形式化と正当性の証明 国際会議

    多門 俊哉, 枝廣 正人, 磯部 祥尚

    ETNET2019  2019年3月17日 

     詳細を見る

    記述言語:日本語   会議種別:口頭発表(一般)  

  83. レガシコードを含むモデルベース開発における並列化手法 国際会議

    黒柳 彰宏, 金森公洋, 枝廣 正人

    ETNET2019  2019年3月17日 

     詳細を見る

    記述言語:日本語   会議種別:口頭発表(一般)  

  84. モデルベース並列化ツールによるマルチコアプロセッサ上へのベクトル制御系実装の検討 国際会議

    吉田 恭介, 井上 雅理, 井ノ川 誠, 黒柳 彰宏, 本田 晋也, 枝廣 正人, 道木 慎二, 小島 流石, 安積 卓也, 中本 幸一

    平成31年電気学会全国大会論文集  2019年3月1日 

     詳細を見る

    記述言語:日本語   会議種別:口頭発表(招待・特別)  

  85. モータ制御系のマルチコア実装時における並列度向上に向けて遅延を導入した電流制御系の解析 国際会議

    キム ジンス, 井上 雅理, 加藤 聖也, 黒柳 彰宏, 枝廣 正人, 道木 慎二

    平成31年電気学会全国大会論文集  2019年3月1日 

     詳細を見る

    記述言語:日本語   会議種別:口頭発表(招待・特別)  

  86. 組込みマルチコアコンソーシアムについて 国際会議

    枝廣 正人

    組込みマルチコアサミット2018  2018年11月15日 

     詳細を見る

    記述言語:日本語   会議種別:口頭発表(招待・特別)  

  87. EMC活動の紹介とビジョン 国際会議

    枝廣 正人

    組込み向け マルチ・メニーコア ソフトウェア開発 テクニカルセミナー  2018年9月4日 

     詳細を見る

    記述言語:日本語   会議種別:口頭発表(招待・特別)  

  88. マルチコアプロセッサ上への実装時における並列度向上に向けたマルチレート電流制御系の解析 国際会議

    井上 雅理, 黒柳 彰宏, 枝廣 正人, 道木 慎二

    平成30年電気学会産業応用部門大会  2018年8月28日 

     詳細を見る

    記述言語:日本語   会議種別:口頭発表(招待・特別)  

  89. ニューラルネットによるモデル予測制御高速化 国際会議

    竹松 慎弥, 嶋岡 雅浩, 道木 慎二, 枝廣 正人

    ETNET2018  2018年3月7日 

     詳細を見る

    記述言語:日本語   会議種別:口頭発表(一般)  

  90. 制御モデルに内在する遅延を用いた並列化 国際会議

    池田 良裕, 鈴木 悠太(デンソ, 峰田 憲一(デンソ, 森 裕司(デンソー, 井上 雅理, 道木 慎二, 枝廣 正人

    ETNET2018  2018年3月7日 

     詳細を見る

    記述言語:日本語   会議種別:口頭発表(一般)  

  91. モデルベースによる並列化コード自動生成ツールをモータ制御に適用した際の有用性評価 国際会議

    深谷 周平, 交通テクノロジー, 井上 雅理, 横山 静香, 竹松 慎弥, 鍾 兆前, 本田 晋也, 枝廣 正人, 道木 慎二, 小島 流石, 安積 卓也, 近藤 真己, Cソリューションイノベータ, 中本 幸一

    平成30年電気学会全国大会  2018年3月5日 

     詳細を見る

    記述言語:日本語   会議種別:口頭発表(招待・特別)  

  92. モデルベース並列化における複数周期タスクを混在させたコア割り当て手法 国際会議

    池田 良裕, 枝廣 正人

    VLSI設計技術研究会  2018年2月28日 

     詳細を見る

    記述言語:日本語   会議種別:口頭発表(一般)  

  93. MBP(モデルベース並列化)を用いたクロスレイヤ設計 国際会議

    枝廣 正人

    組込みマルチコアサミット2017  2017年11月16日 

     詳細を見る

    記述言語:日本語   会議種別:口頭発表(招待・特別)  

  94. 組込みマルチコアコンソーシアムについて 国際会議

    枝廣 正人

    組込みマルチコアサミット2017  2017年11月16日 

     詳細を見る

    記述言語:日本語   会議種別:口頭発表(招待・特別)  

  95. Improving Core Allocation of Simulink Model for Embedded Multi-core Systems

    S. Kojima, M. Edahiro, T. Azumi

    IEEE International Conference on Embedded and Real-Time Computing Systems and Applications (RTCSA 2017)  2017年8月16日 

     詳細を見る

    記述言語:英語   会議種別:ポスター発表  

  96. ソフトのための国際標準ハードウェアモデル記述SHIM 1.0による性能見積とSHIM2.0への方向性 国際会議

    枝廣 正人

    組込みマルチコアサミット2017West  2017年7月13日 

     詳細を見る

    記述言語:日本語   会議種別:口頭発表(招待・特別)  

  97. 組込みマルチコアコンソーシアムについて 国際会議

    枝廣 正人

    組込みマルチコアサミット2017West  2017年7月13日 

     詳細を見る

    記述言語:日本語   会議種別:口頭発表(招待・特別)  

  98. モデルベース開発におけるKALRAY MPPA メニーコア向け並列化 国際会議

    鍾 兆前, 枝廣 正人

    情報処理学会全国大会  2017年3月16日 

     詳細を見る

    記述言語:日本語   会議種別:口頭発表(一般)  

  99. モデル解析によるマルチレートSimulinkモデル並列化 国際会議

    池田 良裕, 市橋 友樹, 仲田 壮佑, 枝廣 正人

    情報処理学会全国大会  2017年3月16日 

     詳細を見る

    記述言語:日本語   会議種別:口頭発表(一般)  

  100. 永久磁石同期モータ電流制御系のための予測制御アルゴリズム並列化 国際会議

    竹松 慎弥, 市村 駿太郎, 岩間 拓也, 嶋岡 雅浩, 道木 慎二, 枝廣 正人

    情報処理学会全国大会  2017年3月16日 

     詳細を見る

    記述言語:日本語   会議種別:口頭発表(一般)  

  101. パス解析を用いた並列実行時メモリ読み書き順序の変化検出 国際会議

    杉山 由芳, 枝廣 正人

    ETNET2017  2017年3月9日 

     詳細を見る

    記述言語:日本語   会議種別:口頭発表(一般)  

  102. モデルベース開発におけるマルチ・メニーコア向け自動並列化 国際会議

    鍾 兆前, 枝廣 正人

    ETNET2017  2017年3月9日 

     詳細を見る

    記述言語:日本語   会議種別:口頭発表(一般)  

  103. モデルベース開発におけるデータ並列化に関する検討 国際会議

    竹松 慎弥, 枝廣 正人

    ETNET2017  2017年3月9日 

     詳細を見る

    記述言語:日本語   会議種別:口頭発表(一般)  

  104. モデルベース並列化におけるCSPモデルを利用した形式検証の適用 国際会議

    山本 尚平, 鈴木 悠太(デンソ, 峰田 憲一(デンソ, 森 裕司(デンソ, 枝廣正人

    ETNET2017  2017年3月9日 

     詳細を見る

    記述言語:日本語   会議種別:口頭発表(一般)  

  105. モデルベース並列化(MBP)におけるマルチレートモデルの車載RTOS向けランタイムとコード生成 国際会議

    中野 友貴, 本田 晋也, 枝廣 正人, 鈴木 均(ルネサス, エレクトロニクス

    ETNET2017  2017年3月9日 

     詳細を見る

    記述言語:日本語   会議種別:口頭発表(一般)  

  106. モデル解析によるマルチレートSimulinkモデルの性能向上 国際会議

    池田 良裕, 鈴木 均(ルネサス, エレクトロニクス, 枝廣 正人

    ETNET2017  2017年3月9日 

     詳細を見る

    記述言語:日本語   会議種別:口頭発表(一般)  

  107. ソフトのための国際標準ハードウェアモデル記述SHIM 1.0による性能見積とSHIM2.0への方向性 国際会議

    枝廣 正人

    組込みマルチコアサミット2016  2016年11月17日 

     詳細を見る

    記述言語:日本語   会議種別:口頭発表(招待・特別)  

  108. 組込みマルチコアコンソーシアムについて 国際会議

    枝廣 正人

    組込みマルチコアサミット2016  2016年11月17日 

     詳細を見る

    記述言語:日本語   会議種別:口頭発表(招待・特別)  

  109. Simulinkモデルから状態方程式・出力方程式の抽出 国際会議

    池田 良裕, 枝廣 正人

    第41回組込みシステム研究会  2016年6月2日 

     詳細を見る

    記述言語:日本語   会議種別:ポスター発表  

  110. 永久磁石同期モータ電流制御系のための予測制御アルゴリズム並列化 国際会議

    竹松 慎弥, 道木 慎二, 嶋岡 雅浩, 枝廣 正人

    第41回組込みシステム研究会  2016年6月2日 

     詳細を見る

    記述言語:日本語   会議種別:口頭発表(一般)  

  111. Simulinkモデルからのブロックレベル並列化 国際会議

    枝廣 正人

    組込みマルチコアサミット2015  2015年11月19日 

     詳細を見る

    記述言語:日本語   会議種別:口頭発表(招待・特別)  

  112. 組込みマルチコアコンソーシアムについて 国際会議

    枝廣 正人

    組込みマルチコアサミット2015  2015年11月19日 

     詳細を見る

    記述言語:日本語   会議種別:口頭発表(招待・特別)  

  113. 組込みシステムでの マルチ・メニーコアプロセッサ利用に向けて ~ SHIMとモデルベース並列化 ~ 国際会議

    枝廣 正人

    CEATEC  2015年10月9日 

     詳細を見る

    記述言語:日本語   会議種別:口頭発表(招待・特別)  

  114. マルチ・メニーコア向けソフトウェア技術の基礎 国際会議

    枝廣 正人

    組込みシステム開発技術展  2015年5月13日 

     詳細を見る

    記述言語:日本語   会議種別:口頭発表(招待・特別)  

  115. モデル予測制御における非線形漸化式実行の並列化 国際会議

    山田 竜正, 枝廣 正人

    ETNET2015  2015年3月6日 

     詳細を見る

    記述言語:日本語   会議種別:口頭発表(一般)  

  116. Simulinkモデルベース自動並列化とSHIM 国際会議

    枝廣 正人

    組込みマルチコアサミット2014  2014年11月20日 

     詳細を見る

    記述言語:日本語   会議種別:口頭発表(招待・特別)  

  117. 組込みマルチコアコンソーシアム概要 国際会議

    枝廣 正人

    組込みマルチコアサミット2014  2014年11月20日 

     詳細を見る

    記述言語:日本語   会議種別:口頭発表(招待・特別)  

  118. システムレベル設計における制御システム向けプロファイル機構",情報処理学会研究報告 国際会議

    繆 同徳, 安藤 友樹, 本田 晋也, 高田 広章, 枝廣 正人

    デザインガイア2014  2014年11月 

     詳細を見る

    記述言語:日本語   会議種別:口頭発表(一般)  

  119. 割込みハンドラのハードウェア化を実現するシステムレベル設計手法", 情報処理学会研究報告 国際会議

    安藤 友樹, 本田 晋也, 高田 広章, 枝廣 正人

    デザインガイア2014  2014年11月 

     詳細を見る

    記述言語:日本語   会議種別:口頭発表(一般)  

  120. 階層構造を持つメニーコアアーキテクチャへのタスクマッピング 国際会議

    油谷 創, 枝廣 正人

    第34回組込みシステム研究発表会  2014年9月17日  Y. Ando, Shinya Honda, Hiroaki Takada andMasato Edahiro

     詳細を見る

    記述言語:日本語   会議種別:口頭発表(一般)  

  121. ソフトウェア向けハードウェア性能記述を用いたマルチコアにおける性能見積り 国際会議

    西村 裕, 中村 陸, 荒川 文男, 枝廣 正人

    ETNET  2014年3月16日 

     詳細を見る

    記述言語:日本語   会議種別:口頭発表(一般)  

  122. 単方向1:1高速同期機構を用いたFPGA実装と評価 国際会議

    溝口 裕哉, 中村 陸, 安藤 友樹, 荒川 文男, 枝廣 正人

    ETNET  2014年3月16日 

     詳細を見る

    記述言語:日本語   会議種別:口頭発表(一般)  

  123. 組込みマルチコアECU活用に向けた内部モデル制御の効率的な並列実装 国際会議

    鈴木 悠太, 佐多 宏太, 加古 純一, 枝廣 正人

    制御部門マルチシンポジウム  2014年3月7日 

     詳細を見る

    記述言語:日本語   会議種別:シンポジウム・ワークショップ パネル(公募)  

  124. 単方向1:1高速同期機構を用いた組込み制御並列化 国際会議

    中村 陸, 荒川 文男, 枝廣 正人

    情報処理学会組込みシステム研究会  2013年11月26日 

     詳細を見る

    記述言語:日本語   会議種別:口頭発表(一般)  

  125. ヘテロマルチプロセッサシステム向けプロセッサ間通信の自動合成 国際会議

    石田薫史, 安藤友樹, 本田晋也, 高田広章, 枝廣正人

    デザインガイア2013  2013年11月 

     詳細を見る

    記述言語:日本語   会議種別:口頭発表(一般)  

  126. 割込み処理を考慮したシステムレベル設計手法 国際会議

    安藤 友樹, 石田 薫史, 本田 晋也, 高田 広章, 枝廣 正人

    デザインガイア2013  2013年11月 

     詳細を見る

    記述言語:日本語   会議種別:口頭発表(一般)  

  127. 単方向1:1高速同期機構を用いた組込み制御並列化 国際会議

    中村 陸, 枝廣 正人

    情報処理学会組込みシステムシンポジウム  2013年10月17日 

     詳細を見る

    記述言語:日本語   会議種別:ポスター発表  

  128. マルチレート制御モデルのイベントドリブンプロセッサ実装 国際会議

    大川 禎, 枝廣 正人

    情報処理学会組込みシステム研究会  2013年9月10日 

     詳細を見る

    記述言語:日本語   会議種別:口頭発表(一般)  

  129. 差分方程式の解析的な並列化とそのモデリング 国際会議

    鈴木 悠太, 枝廣 正人

    情報処理学会組込みシステム研究会  2013年9月10日 

     詳細を見る

    記述言語:日本語   会議種別:口頭発表(一般)  

  130. 組込みメニーコアに向けた (OSと)制御アプリ並列化 国際会議

    枝廣 正人

    SWEST  2013年8月23日 

     詳細を見る

    記述言語:日本語   会議種別:シンポジウム・ワークショップ パネル(指名)  

  131. マルチコア向けソフトウェア開発の基礎と最新動向 国際会議

    枝廣 正人

    JASA中部支部 技術セミナー  2013年8月5日 

     詳細を見る

    記述言語:日本語   会議種別:シンポジウム・ワークショップ パネル(指名)  

  132. マルチコア向けソフトウェア開発の基礎と最新動向 国際会議

    枝廣 正人

    組込みシステム開発技術展  2013年5月9日 

     詳細を見る

    記述言語:日本語   会議種別:口頭発表(招待・特別)  

  133. CSP理論にもとづいた制御モデルのマルチコア実装向けタスク割当て 国際会議

    大川 禎, 枝廣 正人, 久村孝寛

    ETNET  2013年3月6日 

     詳細を見る

    記述言語:日本語   会議種別:口頭発表(一般)  

  134. マルチ・メニーコアプロセッサを用いた 車載制御システムの実現に向けて 国際会議

    枝廣 正人

    NCESシンポジウム  2012年10月9日 

     詳細を見る

    記述言語:日本語   会議種別:シンポジウム・ワークショップ パネル(指名)  

  135. マルチ・メニーコア技術の基礎と省電力技術 国際会議

    枝廣 正人

    STARCアドバンストセミナー  2012年9月25日 

     詳細を見る

    記述言語:日本語   会議種別:シンポジウム・ワークショップ パネル(指名)  

  136. マルチコア向けソフトウェア開発の基礎と最新動向 国際会議

    枝廣 正人

    組込みシステム開発技術展  2012年5月10日 

     詳細を見る

    記述言語:日本語   会議種別:口頭発表(招待・特別)  

  137. 高位合成によるSTPエンジン及びFPGAへのAES/ADPCMの実装と評価 国際会議

    石田 薫史, 柴田 誠也, 安藤 友樹, 本田 晋也, 高田 広章, 枝廣 正人

    電子情報通信学会リコンフィギャラブル研究会  2012年5月 

     詳細を見る

    記述言語:日本語   会議種別:口頭発表(一般)  

  138. 組込みマルチ・メニーコアの現状とソフトウェア 国際会議

    枝廣 正人

    Embedded Technology  2011年11月18日 

     詳細を見る

    記述言語:日本語   会議種別:口頭発表(招待・特別)  

  139. 組込みマルチコアとソフトウェア 国際会議

    枝廣 正人

    中部エレクトロニクスショー  2011年11月15日 

     詳細を見る

    記述言語:日本語   会議種別:口頭発表(招待・特別)  

  140. Hardware Multitasking in Dynamically Partially Reconfigurable FPGA-based Embedded Systems

    Krzysztof Jozwik, Hiroyuki Tomiyama, Masato Edahiro, Shinya Honda, Hiroaki Takada

    International SoC Design Conference (ISOCC)  2011年11月 

     詳細を見る

    記述言語:英語   会議種別:口頭発表(招待・特別)  

  141. マルチコア向けソフトウェア開発の基礎と最新動向 国際会議

    枝廣 正人

    JASA近畿支部 技術セミナー  2011年10月26日 

     詳細を見る

    記述言語:日本語   会議種別:シンポジウム・ワークショップ パネル(指名)  

  142. マルチコア向けソフトウェア開発の基礎と最新動向 国際会議

    枝廣 正人

    組込みシステム開発技術展  2011年5月13日 

     詳細を見る

    記述言語:日本語   会議種別:口頭発表(招待・特別)  

▼全件表示

Works(作品等) 4

  1. モデルベース並列化のツール体系

    2018年11月
    -
    2019年11月

     詳細を見る

    発表場所:YouTube 動画  

  2. モデルベース並列化のツール体系

    2018年11月
    -
    2019年11月

     詳細を見る

    発表場所:YouTube 動画  

  3. MBP (Model-Based Parallelization)

    2016年11月
    -
    2017年11月

     詳細を見る

    発表場所:YouTube Video  

  4. モデルベース開発からTOPPERS搭載システムへのクロスレイヤ自動設計を利用したマルチコアモータ制御実装

    2016年11月
    -
    2017年11月

     詳細を見る

    発表場所:YouTube 動画  

    ~第7回TOPPERS活用アイデア・アプリ  ケーション開発コンテスト 銅賞
    ~ 組込みシステムシンポジウム2017  優秀ポスター賞

共同研究・競争的資金等の研究課題 4

  1. スケーラブルなエッジHPCを実 現するOS統合型プラットフォー ムの研究開発

    2018年7月 - 2021年2月

    高効率・高速 処理を可能と するAIチップ ・次世代コン ピューティン グの技術開発 

    本村真人

      詳細を見る

    資金種別:競争的資金

  2. モデルベース並列化 MBP(Simulink, C/C++, AMALTHEA)

    2013年4月 - 現在

    国内共同研究 

      詳細を見る

    Simulinkモデルからマルチコアプロセッサ向けに自動的に並列化する.特にSimulinkブロックをプロセッサに割り当てる方式を採っている.その他にAMALTHEAモデル、C/C++の関数レベル(メソッドレベル)並列化も実施している。

  3. 多様なマルチ・メニーコアの高度な活用を可能にする標準プラットフォーム開発とエコシステム構築による省エネルギー技術の実用化

    2013年1月 - 2015年2月

    平成24年度 戦略的省エネルギー技術革新プログラム 

      詳細を見る

    資金種別:競争的資金

  4. マルチ・メニーコア向けソフトウェアプラットフォーム

    2011年4月 - 現在

    国内共同研究 

科研費 6

  1. マルチ・メニーコア向け高並列組み込み制御システム設計・実装手法の研究

    研究課題/研究課題番号:16H02800  2016年4月 - 2019年3月

    科学研究費助成事業  基盤研究(B)

    枝廣 正人, 道木 慎二, 安積 卓也, 中本 幸一, 本田 晋也

      詳細を見る

    担当区分:研究代表者 

    配分額:17160000円 ( 直接経費:13200000円 、 間接経費:3960000円 )

    一つの半導体チップに複数のプロセッサを搭載するマルチ・メニーコアプロセッサ(以下,マルチコア)向け高並列組込み制御システム設計・実装手法の確立を目的とし,以下の4項目を実現した.(ア)高並列化を実現する制御アルゴリズムを確立,(イ)マルチコア活用を目指す制御設計とソフトウェア実装を統合するクロスレイヤ設計手法を確立し,車載制御を意識した実際の環境において実証,(ウ)モデルベース並列化における最大実行時間最小化手法を提案,(エ)PCを用いた組込み制御高速シミュレーション手法を提案.
    IoT社会においては高性能制御を機器に組み込むニーズが増大するが,機器内では電力制約によりプロセッサ動作周波数を上げることができず,マルチコアプロセッサによる高性能化に期待が高まっている.この実現には制御ソフトウェアの並列化が必須であるが,従来の制御アルゴリズムは並列化が困難であり,マルチコアを有効に利用することができなかった.本研究において実現した,制御アルゴリズム,制御-実装協調設計手法および設計自動化技術は,マルチコア向け組込み制御ソフトウェアの設計生産性向上を可能にする.

  2. 低消費エネルギー化プロセッサアーキテクチャの創出

    研究課題/研究課題番号:24300012  2012年4月 - 2015年3月

    科学研究費助成事業  基盤研究(B)

    本村 真人, 浅井 哲也, 枝廣 正人

      詳細を見る

    担当区分:連携研究者 

    処理の内容が多岐にわたり、かつ低消費電力性が強く求められる組込み用途をターゲットとして、動的再構成を必要最小限にとどめることで柔軟性と低消費電力性の両立を目指した新たなプロセッサアクセラレータのアーキテクチャを提案した。このアーキテクチャをControl-Flow Driven Data-Flow Switching (CDDS)アーキテクチャと名付け、その詳細設計とテストチップ設計を進め、実チップ測定によりその電力低減効果を実証した。評価結果をまとめた論文が半導体分野では大きな国際会議であるA-SSCCに採択され、論文発表並びにデモ公開を行った。

  3. 階層型組み込みメニーコア向けタスク配置手法の研究

    研究課題/研究課題番号:24500058  2012年4月 - 2015年3月

    科学研究費助成事業  基盤研究(C)

    枝廣 正人, 油谷 創

      詳細を見る

    担当区分:研究代表者 

    配分額:5200000円 ( 直接経費:4000000円 、 間接経費:1200000円 )

    階層型メニーコアアーキテクチャに対し、階層構造を考慮したタスク配置手法を提案した。提案手法はLSI配置向けに提案された階層クラスタリング法をもとにしているが、タスクマッピング問題に適用するため、タスク間通信量や、アーキテクチャ内の配線の使用頻度の偏り等を考慮している。従来手法と比較した結果、通信コスト、アプリケーション完了時間を削減し、通信コストの最小化によってアプリケーション自体の実行時間が削減できるということを示した。

  4. スケーラブルなエッジHPCを実 現するOS統合型プラットフォー ムの研究開発

    2018年7月 - 2021年2月

    NEDO  高効率・高速 処理を可能と するAIチップ ・次世代コン ピューティン グの技術開発 

    本村真人, 権藤正樹(eSOL

      詳細を見る

    資金種別:競争的資金

  5. マルチ・メニーコア向け高並列組み込み制御システム設計・実装手法の研究

    2016年4月 - 2019年3月

    科学研究費補助金  基盤研究(B)

    枝廣 正人

      詳細を見る

    担当区分:研究代表者 

  6. 階層型組み込みメニーコア向けタスク配置手法の研究

    2012年4月 - 2015年3月

    科学研究費補助金  基盤研究(C)

      詳細を見る

    担当区分:研究代表者 

▼全件表示

産業財産権 26

  1. CONTROL DEVICE DESIGN METHOD AND CONTROL DEVICE

    佐多宏太(トヨタ自動車) 、加古純一(トヨタ自動車) 、渡邊智(トヨタ自動車) 、鈴木悠太 、枝廣正人

     詳細を見る

    特許番号/登録番号:EP2960727  登録日:2018年5月 

    出願国:外国  

  2. CONTROL DEVICE

    佐多宏太(トヨタ自動車) 、加古純一(トヨタ自動車) 、渡邊智(トヨタ自動車) 、鈴木悠太 、枝廣正人

     詳細を見る

    特許番号/登録番号:EP2960728  登録日:2019年2月 

    出願国:外国  

  3. CONTROL DEVICE DESIGN METHOD AND CONTROL DEVICE

    佐多宏太(トヨタ自動車) 、加古純一(トヨタ自動車) 、渡邊智(トヨタ自動車) 、鈴木悠太 、枝廣正人

     詳細を見る

    特許番号/登録番号:US10241483  登録日:2019年3月 

    出願国:外国  

  4. 制御装置の設計方法及び制御装置

    佐多宏太(トヨタ自動車) 、加古純一(トヨタ自動車) 、渡邊智(トヨタ自動車) 、鈴木悠太 、枝廣正人

     詳細を見る

    特許番号/登録番号:5932128  登録日:2015年3月 

    出願国:国内  

  5. 制御装置

    佐多宏太(トヨタ自動車) 、加古純一(トヨタ自動車) 、渡邊智(トヨタ自動車) 、鈴木悠太 、枝廣正人

     詳細を見る

    特許番号/登録番号:5714622  登録日:2015年3月 

    出願国:国内  

  6. CONTROL DEVICE DESIGN METHOD AND CONTROL DEVICE

    佐多宏太(トヨタ自動車) 、加古純一(トヨタ自動車) 、渡邊智(トヨタ自動車) 、鈴木悠太 、枝廣正人

     詳細を見る

    特許番号/登録番号:ZL201480008525.8  登録日:2017年6月 

    出願国:外国  

  7. CONTROL DEVICE

    佐多宏太(トヨタ自動車) 、加古純一(トヨタ自動車) 、渡邊智(トヨタ自動車) 、鈴木悠太 、枝廣正人

     詳細を見る

    特許番号/登録番号:ZL201480008444.8  登録日:2017年5月 

    出願国:外国  

  8. マルチプロセッサシステム、マルチプロセッサシステムにおけるシステム構成方法及びそのプログラム

    井上浩明 、酒井淳嗣 、阿部剛 、枝廣正人

     詳細を見る

    特許番号/登録番号:5370936  登録日:2013年9月 

    出願国:国内  

  9. 並列ソート装置、方法、およびプログラム

    枝廣正人 、山下慶子

     詳細を見る

    特許番号/登録番号:5304251  登録日:2013年7月 

    出願国:国内  

  10. 経路探索方法および経路探索装置

    枝廣正人 、山下慶子

     詳細を見る

    特許番号/登録番号:5164028  登録日:2012年12月 

    出願国:国内  

  11. 情報通信処理装置、情報通信端末、情報通信システム、機能切替方法及び機能切替プログラム

    井上浩明 、枝廣正人

     詳細を見る

    特許番号/登録番号:5621191  登録日:2014年10月 

    出願国:国内  

  12. 半導体集積回路及びフィルタ制御方法

    井上浩明 、高木将通 、上久保雅規 、鳥居淳 、枝廣正人

     詳細を見る

    特許番号/登録番号:5287718  登録日:2013年6月 

    出願国:国内  

  13. 情報処理装置、実行環境転送方法及びそのプログラム

    井上浩明 、阿部剛 、酒井淳嗣 、枝廣正人

     詳細を見る

    特許番号/登録番号:5273043  登録日:2013年5月 

    出願国:国内  

  14. 半導体集積回路及びフィルタ制御方法

    井上浩明 、高木将通 、上久保雅規 、鳥居淳 、枝廣正人

     詳細を見る

    特許番号/登録番号:5246158  登録日:2013年4月 

    出願国:国内  

  15. マルチプロセッサシステム、マルチプロセッサシステムにおけるシステム構成方法及びそのプログラム

    井上浩明 、酒井淳嗣 、阿部剛 、枝廣正人

     詳細を見る

    特許番号/登録番号:4947441  登録日:2012年3月 

    出願国:国内  

  16. 情報通信装置及びプログラム実行環境制御方法

    井上浩明 、酒井淳嗣 、阿部剛 、枝廣正人

     詳細を見る

    特許番号/登録番号:4811271  登録日:2011年9月 

    出願国:国内  

  17. 情報処理装置、復旧装置、プログラム及び復旧方法

    井上浩明 、酒井淳嗣 、阿部剛 、上久保雅規 、鈴木紀章 、枝廣正人

     詳細を見る

    特許番号/登録番号:4556144  登録日:2010年7月 

    出願国:国内  

  18. 並列処理システム及び並列処理プログラム

    井上浩明 、伊藤義行 、酒井淳嗣 、枝廣正人

     詳細を見る

    特許番号/登録番号:4196333  登録日:2008年10月 

    出願国:国内  

  19. 並列処理システム及び並列処理プログラム

    井上浩明 、伊藤義行 、酒井淳嗣 、枝廣正人

     詳細を見る

    特許番号/登録番号:4171910  登録日:2008年8月 

    出願国:国内  

  20. 並列処理システム及び並列処理プログラム

    井上浩明 、伊藤義行 、酒井淳嗣 、枝廣正人

     詳細を見る

    特許番号/登録番号:4062441  登録日:2008年1月 

    出願国:国内  

  21. シングルプロセッサ向けOSによる並列処理システム、並列処理プログラム

    井上浩明、伊藤義行、酒井淳嗣、枝廣正人

     詳細を見る

    特許番号/登録番号:4051703  登録日:2007年12月 

    出願国:国内  

  22. シングルプロセッサ向けOSによる並列処理システム

    井上浩明、枝廣正人、伊藤義行、酒井淳嗣、皆上徹也

     詳細を見る

    特許番号/登録番号:3969308  登録日:2007年6月 

    出願国:国内  

  23. レーザ加工装置

    尾野間香美、枝廣正人

     詳細を見る

    特許番号/登録番号:3052928  登録日:2000年4月 

    出願国:国内  

  24. クロック分配回路

    枝廣正人

     詳細を見る

    特許番号/登録番号:2778572  登録日:1998年5月 

    出願国:国内  

  25. クロック分配回路

    枝廣 正人

     詳細を見る

    特許番号/登録番号:2699831  登録日:1997年9月 

    出願国:国内  

  26. CONTROL DEVICE DESIGN METHOD AND CONTROL DEVICE

    佐多宏太, トヨタ自動車, 加古純一, トヨタ自動車, 渡邊智(トヨタ自動車, 鈴木悠太, 枝廣正人

     詳細を見る

    特許番号/登録番号:US10241483  発行日:2019年3月

▼全件表示

 

担当経験のある科目 (本学) 39

  1. 情報科学入門

    2019

     詳細を見る

    情報科学に必要な基礎理論.自分自身は確率・統計を担当

  2. 基礎セミナー

    2019

  3. 計算機アーキテクチャ特論A

    2019

     詳細を見る

    並列アーキテクチャの基本

  4. 論理設計及び演習1、2

    2019

     詳細を見る

    論理回路の基本

  5. インフォマティクス1

    2019

  6. 論理設計及び演習1、2

    2018

     詳細を見る

    論理回路の基本

  7. 計算機アーキテクチャ特論A

    2018

     詳細を見る

    並列アーキテクチャの基本

  8. 情報科学入門

    2018

     詳細を見る

    情報科学に必要な基礎理論.自分自身は確率・統計を担当

  9. 情報リテラシ(理系)

    2018

  10. インフォマティクス1

    2018

  11. 情報リテラシ(理系)

    2017

  12. 基礎セミナー

    2017

  13. 情報科学入門

    2017

     詳細を見る

    情報科学に必要な基礎理論.自分自身は確率・統計を担当

  14. 論理回路及び演習

    2017

     詳細を見る

    論理回路の基本

  15. 計算機アーキテクチャ特論A

    2017

     詳細を見る

    並列アーキテクチャの基本

  16. インフォマティクス1

    2017

  17. 基礎セミナー

    2016

  18. 情報科学入門

    2016

     詳細を見る

    情報科学に必要な基礎理論.自分自身は確率・統計を担当

  19. 論理回路及び演習

    2016

     詳細を見る

    論理回路の基本

  20. 計算機アーキテクチャ特論

    2016

     詳細を見る

    並列アーキテクチャの基本

  21. 情報科学入門

    2015

     詳細を見る

    情報科学に必要な基礎理論.自分自身は確率・統計を担当

  22. 情報リテラシ(理系)

    2015

  23. 集積システム設計特論

    2015

     詳細を見る

    特にハードウェアのシステム設計

  24. 計算機アーキテクチャ特論

    2015

     詳細を見る

    並列アーキテクチャの基本

  25. 論理回路及び演習

    2015

     詳細を見る

    論理回路の基本

  26. 情報科学入門

    2014

     詳細を見る

    情報科学に必要な基礎理論.自分自身は確率・統計を担当

  27. 計算機アーキテクチャ特論

    2014

     詳細を見る

    並列アーキテクチャの基本

  28. 論理回路及び演習

    2014

     詳細を見る

    論理回路の基本

  29. 集積システム設計特論

    2013

     詳細を見る

    特にハードウェアのシステム設計

  30. 計算機アーキテクチャ特論

    2013

     詳細を見る

    並列アーキテクチャの基本

  31. 情報リテラシ(理系)

    2013

  32. 基礎セミナー

    2013

  33. 論理回路及び演習

    2013

     詳細を見る

    論理回路の基本

  34. 計算機アーキテクチャ特論

    2012

     詳細を見る

    並列アーキテクチャの基本

  35. 情報リテラシ(理系)

    2012

  36. 基礎セミナー

    2012

  37. 論理回路及び演習

    2012

     詳細を見る

    論理回路の基本

  38. 集積システム設計特論

    2011

     詳細を見る

    特にハードウェアのシステム設計

  39. 論理回路及び演習

    2011

     詳細を見る

    論理回路の基本

▼全件表示

 

社会貢献活動 3

  1. 出前授業

    役割:講師

    愛知県立知立東高等学校  2019年8月

     詳細を見る

    対象: 高校生

    種別:出前授業

  2. 出前授業

    役割:講師

    愛知県立知立東高等学校  2018年8月

     詳細を見る

    対象: 高校生

    種別:出前授業

  3. 模擬授業

    役割:講師

    2016年12月

     詳細を見る

    対象: 中学生

    種別:出前授業

    私立滝中学校向け