研究者詳細 - 田中　雅光

論文 - 田中　雅光

分割表示 65 件中 41 - 60 件目／全件表示 >>

Demonstration of a 52-GHz Bit-Parallel Multiplier Using Low-Voltage Rapid Single-Flux-Quantum Logic 査読有り国際誌

Ikki Nagaoka, Koki Ishida, Masamitsu Tanaka, Kyosuke Sano, Taro Yamashita, Takatsugu Ono, Koji Inoue, Akira Fujimaki

IEEE Transactions on Applied Superconductivity 2021年

SuperNPU: An Extremely Fast Neural Processing Unit Using Superconducting Logic Devices 査読有り国際共著

Koki Ishida, Ilkwon Byun, Ikki Nagaoka, Kosuke Fukumitsu, Masamitsu Tanaka, Satoshi Kawakami, Teruo Tanimoto, Takatsugu Ono, Jangwoo Kim, Koji Inoue

2020 53rd Annual IEEE/ACM International Symposium on Microarchitecture (MICRO) 頁： 58 - 72 2020年10月

32 GHz 6.5 mW Gate-Level-Pipelined 4-Bit Processor using Superconductor Single-Flux-Quantum Logic 査読有り国際誌

Koki Ishida, Masamitsu Tanaka, Ikki Nagaoka, Takatsugu Ono, Satoshi Kawakami, Teruo Tanimoto, Akira Fujimaki, Koji Inoue

2020 IEEE Symposium on VLSI Circuits 2020年6月

記述言語：英語掲載種別：研究論文（国際会議プロシーディングス）

A Single-Flux-Quantum (SFQ) 4-bit throughput-oriented processor has successfully been demonstrated at up to 32 GHz with the measured power consumption of 6.5 mW. This is the first implementation of the gate-level-pipelined processor, and it achieves 2.5 Tera-Operations Per Watt (TOPS/W) by circuit and architectural optimizations.

DOI： 10.1109/VLSICircuits18222.2020.9162826

ムーアの法則の限界が見えた今，デバイス研究はどこに向かうのか ―コンピュータアーキテクチャの視点から― 査読有り

井上弘士, 川上哲志, 田中雅光

電子情報通信学会誌 102 巻 ( 10 ) 頁： 957-962 2019年10月

Fundamental Study on the Nanocryotron Properties by the Numerical Calculation

Inoue Masumi, Izaki Kazuki, Goto Yuki, Sano Kyosuke, Yamashita Taro, Tanaka Masamitsu, Fujimaki Akira

IEEE TRANSACTIONS ON APPLIED SUPERCONDUCTIVITY 29 巻 ( 5 ) 2019年8月

A 48GHz 5.6mW Gate-Level-Pipelined Multiplier Using Single-Flux Quantum Logic 査読有り国際誌

Nagaoka Ikki, Tanaka Masamitsu, Inoue Koji, Fujimaki Akira

2019 IEEE International Solid-State Circuits Conference (ISSCC) 62 巻頁： 460 2019年2月

記述言語：英語掲載種別：研究論文（国際会議プロシーディングス）

A multiplier based on superconductor single-flux-quantum (SFQ) logic is demonstrated up to 48GHz with the measured power consumption of 5.6 mW. The multiplier performs 8 × 8-bit signed multiplication every clock cycle. The design is based on a bit-parallel, gate-level-pipelined structure that exploits ultimately high-throughput performance of SFQ logic. The test chip fabricated using a 1.0-μm, 9-layer process consists of 20,251 Nb/AlOx/Nb Josephson junctions (JJs). The correctness of operation is verified by on-chip high-speed testing.

DOI： 10.1109/ISSCC.2019.8662351

Web of Science

Magnetic Josephson Junctions on Nb Four-layer Structure for Half Flux Quantum Circuits

Hasegawa Daiki, Takeshita Yuto, Sano Kyosuke, Tanaka Masamitsu, Fujimaki Akira, Yamashita Taro

2019 IEEE INTERNATIONAL SUPERCONDUCTIVE ELECTRONICS CONFERENCE (ISEC) 2019年

Demonstration of an Energy-Efficient, Gate-Level-Pipelined 100 TOPS/W Arithmetic Logic Unit Based on Low-Voltage Rapid Single-Flux-Quantum Logic

Nagaoka Ikki, Tanaka Masamitsu, Sano Kyosuke, Yamashita Taro, Fujimaki Akira, Inoue Koji

2019 IEEE INTERNATIONAL SUPERCONDUCTIVE ELECTRONICS CONFERENCE (ISEC) 2019年

超伝導単一磁束量子回路による50 GHzビット並列演算マイクロプロセッサに向けた要素回路設計招待有り査読有り

田中雅光, 佐藤諒, 石田浩貴, 畑中湧貴, 松井裕一, 小野貴継, 井上弘士, 藤巻朗

電子情報通信学会論文誌C 101-C 巻 ( 10 ) 頁： 389-399 2018年9月

Energy/Space-Efficient Rapid Single-Flux-Quantum Circuits by Using pi-Shifted Josephson Junctions

Kamiya Tomohiro, Tanaka Masamitsu, Sano Kyosuke, Fujimaki Akira

IEICE TRANSACTIONS ON ELECTRONICS E101C 巻 ( 5 ) 頁： 385-390 2018年5月

Towards Ultra-High-Speed Cryogenic Single-Flux-Quantum Computing 招待有り査読有り

Ishida Koki, Tanaka Masamitsu, Ono Takatsugu, Inoue Koji

IEICE Transactions on Electronics E101C 巻 ( 5 ) 頁： 359-369 2018年5月

Thermally Assisted Superconductor Transistors for Josephson-CMOS Hybrid Memories 招待有り査読有り

Sano Kyosuke, Suzuki Masato, Maruyama Kohei, Taniguchi Soya, Tanaka Masamitsu, Fujimaki Akira, Inoue Masumi, Yoshikawa Nobuyuki

IEICE Transactions on Electronics E101C 巻 ( 5 ) 頁： 370-377 2018年5月

単一磁束量子回路に基づくマイクロプロセッサの動向と展望査読有り

田中雅光, 藤巻朗, 井上弘士

低温工学 52 巻 ( 5 ) 頁： 323-331 2017年9月

Investigation Into the Individual Configuration of Superconducting Phase Shift Elements Made of Ferromagnetic Patterns for Reconfigurable Circuits 査読有り

Taniguchi Soya, Ito Hiroshi, Ishikawa Kouta, Kurokawa Sota, Tanaka Masamitsu, Akaike Hiroyuki, Fujimaki Akira

IEEE Transactions on Applied Superconductivity 27 巻 ( 4 ) 2017年6月

Josephson-CMOS Hybrid Memory With Nanocryotrons 査読有り

Tanaka Masamitsu, Suzuki Masato, Konno Gen, Ito Yuki, Fujimaki Akira, Yoshikawa Nobuyuki

IEEE Transactions on Applied Superconductivity 27 巻 ( 4 ) 2017年6月

High-Speed Operation of Random-Access-Memory-Embedded Microprocessor With Minimal Instruction Set Architecture Based on Rapid Single-Flux-Quantum Logic 招待有り査読有り

Sato Ryo, Hatanaka Yuki, Ando Yuki, Tanaka Masamitsu, Fujimaki Akira, Takagi Kazuyoshi, Takagi Naofumi

IEEE Transactions on Applied Superconductivity 27 巻 ( 4 ) 頁： 1300505 2017年6月

単一磁束量子回路向けマイクロプロセッサのアーキテクチャ探索査読有り

石田浩貴, 田中雅光, 小野貴継, 井上弘士

情報処理学会論文誌 58 巻 ( 3 ) 頁： 629–643 2017年3月

強磁性パターンを用いた磁束量子パラメトロンの論理機能切り替え査読有り

伊藤大, 谷口壮耶, 黒川綜太, 田中雅光, 赤池宏之, 藤巻朗

電気学会論文誌Ａ（基礎・材料・共通部門誌） 136 巻 ( 12 ) 頁： 753-758 2016年12月

Development of an Optimizer for Vortex Transitional Memory Using Particle Swarm Optimization 招待有り査読有り

Karamuftuoglu Mustafa Altay, Demirhan Seda, Komura Yuto, Celik Mustafa Eren, Tanaka Masamitsu, Bozbey Ali, Fujimaki Akira

IEEE Transactions on Applied Superconductivity 26 巻 ( 8 ) 2016年12月

シャント抵抗を排した低電圧駆動単一磁束量子回路の低エネルギー化査読有り

田中雅光, 佐藤諒, 畑中湧貴, 藤巻朗

電気学会論文誌Ａ（基礎・材料・共通部門誌） 136 巻 ( 12 ) 頁： 740-746 2016年12月

　前のページ - 次のページ　

<田中 雅光>

論文 - 田中 雅光

<田中　雅光>

論文 - 田中　雅光