研究者詳細 - 田中　雅光

科研費 - 田中　雅光

分割表示 >> ／全件表示 17 件中 1 - 17 件目

負性インダクタンスと熱ゆらぎを積極利用した複雑な最適化問題を解く量子アニーリング

研究課題/研究課題番号：23H05447 2023年4月 - 2028年3月

日本学術振興会科学研究費助成事業基盤研究(S)

藤巻朗, 田中雅光, 近藤正章, 田中宗

担当区分：研究分担者資金種別：競争的資金

量子アニーリングは、量子計算の１手法として、また自然コンピューティングとして注目されている。組合せ最適化問題等において圧倒的優位性が期待されるが、対象とする問題によっては解への到達が困難になる。本研究では、熱揺らぎを積極的に組み合わせた手法でこの回避を試みる。また、磁性ジョセフソン接合の負性インダクタンスも活用して、柔軟性の高い量子アニーリング回路を、温度を制御できる形で構成する。さらに、解に至るプロセスの過程で、各量子ビットの量子状態を検出し、より効率的なマッピングへの置き換えを可能とするシステムを検討する。以上より、量子アニーリングの圧倒的高効率化とともに、適用範囲の拡大を目指す。

負性インダクタンスと熱ゆらぎを活用した複雑な最適化問題を解く量子アニーラの基礎

研究課題/研究課題番号：23H00180 2023年4月 - 2026年3月

日本学術振興会科学研究費助成事業基盤研究(A)

藤巻朗, 田中雅光, 田中宗

担当区分：研究分担者資金種別：競争的資金

量子アニーリングは、量子計算の１手法として、また解きたい問題を物理現象に反映させ効率良く解を得る手法として注目され、組合せ最適化問題等において圧倒的優位性が期待される。温度一定で行われるが、対象とする問題によっては解への到達が困難になる。本研究では、熱ゆらぎを積極的に取り込み、より効率的に解を得る手法を探索する。また、磁性ジョセフソン接合は負性インダクタンスとして機能し、長距離低損失結合など、量子アニーリングの実装に対し従来では困難な多様な柔軟性を与える。これに加え、単一磁束量子高速制御回路により、各量子ビットの温度の制御を含め、より複雑な最適化問題に適用可能な量子アニーリング回路を実現する。

ポストムーア時代を見据えた超伝導コンピューティング技術の創成と展開

研究課題/研究課題番号：22H05000 2022年4月 - 2027年3月

日本学術振興会科学研究費助成事業基盤研究（S）

井上弘士, 田中雅光, 川上哲志, 板垣奈穂, 谷本輝夫, 浜屋宏平

担当区分：研究分担者資金種別：競争的資金

配分額：5980000円（直接経費：4600000円、間接経費：1380000円）

本研究の狙いは「超伝導デバイスの活用を前提とした新計算原理の創出と革新的コンピューティング技術の開拓」にある。世界最先端となるこれまでの基礎研究を起点とし、1) SFQ回路に最適な情報表現法とそれに基づく極低温演算メカニズムの導出、2) 異種新奇デバイス融合による極低温新メモリ/通信方式の探求、3)これらに基づく極低温超伝導汎用コンピュータ・アーキテクチャの創成、を目指す。

ポストムーア時代を見据えた超伝導コンピューティング技術の創成と展開

研究課題/研究課題番号：22H00518 2022年4月 - 2026年3月

日本学術振興会科学研究費助成事業基盤研究（A）

井上弘士, 田中雅光, 川上哲志, 谷本輝夫, 廣川真男, 小野貴継

担当区分：研究分担者資金種別：競争的資金

本研究の目的は、単一磁束量子回路向けアーキテクチャを牽引し続ける我々の最先端基礎研究をシステムレベルへと昇華させ、極低温超伝導汎用コンピューティング技術として世界に先駆けて確立することにある。最初の2年間において、各種理論の構築、原理検証のためのチップ試作、アーキテクチャ概念設計、デバイスモデリング、といった要素技術開発を進める。そして3年目でこれらを統合したマイクロアーキテクチャ探索を実施し、最終年にて詳細設計ならびに総合評価を実施する。

磁性ジョセフソン接合で誘起する新規巨大インダクタンスによる超低電力半磁束量子回路

研究課題/研究課題番号：22H01548 2022年4月 - 2025年3月

日本学術振興会科学研究費助成事業基盤研究（B）

田中雅光

担当区分：研究代表者

配分額：16770000円（直接経費：12900000円、間接経費：3870000円）

磁性ジョセフソン接合を含む小さな超伝導ループでは、磁性体によるπシフトと量子干渉により、巨大なインダクタンス効果を誘起することができる。本研究では、磁束量子の1/2を情報担体とする半磁束量子回路において、この効果を取り入れ、スイッチ動作時のダイナミクスや時間領域に現れる影響を明らかにすることで、超伝導デバイスを用いた超低消費電力大規模集積回路を実現する学理を構築する。

可逆量子磁束回路を用いた熱力学的限界を超える超低エネルギー集積回路技術の創成

研究課題/研究課題番号：19H05614 2019年6月 - 2024年3月

日本学術振興会科学研究費助成事業基盤研究(S)

吉川信行, 山梨裕希, 竹内尚輝, アヤラクリストファー, 田中雅光, 牧瀬圭正

担当区分：研究分担者資金種別：競争的資金

配分額：49400000円（直接経費：38000000円、間接経費：11400000円）

本研究は、低エネルギー動作を特徴とする断熱的量子磁束回路(AQFP)を用いた双方向演算が可能な可逆回路の学理を明らかにし、論理回路の熱力学的極限を超える究極の低消費エネルギー集積回路を実現する。これにより回路の消費エネルギーを半導体回路に対して６桁以上低減し、冷却電力を考慮しても十分な優位性を生み出す。本研究は可逆AQFP を中核技術とし、回路設計技術、新規可逆回路、プロセッサアーキテクチャ、磁性体を用いた位相シフトAQFP、3 次元集積回路技術を研究し、超省エネ集積回路の基盤技術を確立する。最終目標として100nW 以下の動作が可能な4b可逆AQFPプロセッサの実現を目指す。
本研究は、双方向演算が可能な論理回路である可逆断熱的量子磁束パラメトロン(AQFP)を用いて熱力学的極限を超える究極の低消費エネルギー集積回路を実現する。可逆AQFPの理論的・実験的研究を通して可逆演算回路の学理明らかにすると共に、可逆AQFPを用いた超省エネ集積回路を実現するための基盤技術を確立する。
可逆AQFPの学理の解明においては、有限温度において可逆AQFPの消費エネルギーを評価するための方法について検討を行い、複雑な可逆AQFP回路の消費エネルギーを評価するための数値計算法を定式化した。可逆AQFPの設計基盤技術の確立においては、可逆AQFPの基本ゲートの最適化と構造設計を行い、基本セルライブラリを完成させた。以上に基づき１ビット可逆全加算器を設計・試作し、１ビット可逆全加算器の低速での論理動作を確認した。新規可逆量子磁束回路の創生においては、多数のAQFPアレイの一斉励起による高い論理機能を持つ可逆論理ゲートを設計するためのモデルを提案した。プロセッサアーキテクチャの研究においては、可逆AQFPを用いた単一命令マイクロプロセッサの基本設計を行った。
AQFP上に置いた磁性体薄膜パターンにより実現する位相シフト可逆AQFPにおいては、大規模な回路の作製評価に向けて測定環境の構築と作製プロセスの見直しを行い、成膜方法の合金ターゲットによるスパッタ法への変更と成膜条件の最適化を行った。
３次元超伝導回路の高密度集積化においては、1段の積層AQFP構造をNb6層、ダブルAQFP構造をNb11層で構成できる見通しを得た。また、設計された各種AQFP回路のNb9層およびNb4層プロセスを用いた試作を行った。
可逆AQFPの学理の解明においては、有限温度において複雑な可逆AQFP回路の消費エネルギーを評価するための数値計算法を定式化したことは、今後の可逆計算器のエネルギー評価を行う上で重要な成果である。可逆AQFPの設計基盤技術の確立においては、本年度開発した可逆AQFPの基本セルライブラリを用いて１ビット可逆全加算器を設計し、その消費エネルギーの周波数特性を数値計算により評価することができた。その結果、可逆全加算器の消費エネルギーは動作周波数の低下に対して下限値が無く、ランダウア限界以下の消費エネルギーで演算が行えることを示すことができた。また、実際に回路を試作し、１ビット可逆全加算器の低速での論理動作を確認したことは可逆演算回路における初の動作実証である。新規可逆量子磁束回路の創生において、多数のAQFPアレイの一斉励起による高い論理機能を持つ可逆論理ゲート提案し、その演算エネルギーや演算性能を評価したことは、新たな可逆計算への可能性を示すものである。プロセッサアーキテクチャの研究においては、可逆AQFPを用いた単一命令マイクロプロセッサの基本設計を行い、数値シミュレーションによる動作確認を行った。これにより可逆計算器実現への見通しを立てることができた。
磁性体薄膜を用いた位相シフト可逆AQFPにおいては、大規模な回路の作製評価に向けて測定環境の構築と作製プロセスの見直しを行った。チップ内に複数の磁性体パターンを再現性、制御性よく作り込むため、成膜プロセスを合金ターゲットによるスパッタ法に変更し、成膜条件の最適化を行った。これにより安定な磁性対薄膜を作製するための準備を完了した。
３次元超伝導回路の高密度集積化においては、1段の積層AQFP構造をNb6層で構成できる見通しを得た。これによりAQFP本体と磁気結合部を上下に重ねた積層AQFP構造の作製が可能となった
可逆AQFPの学理の解明においては、フリップフロップについて演算エネルギーの下限値を数値シミュレーションにより調べ、情報の読出しや書き換えにおけるエントロピーの変化と消費エネルギーの関係を明らかにする。可逆AQFPの設計基盤技術の確立においては、可逆AQFPの大規模集積回路を実現するために必要な、設計方法論、セルライブラリ、CADツールなどの設計基盤技術を確立する。本年度は、フリップフロップなどのメモリ素子の最適化と構造設計を行い、可逆回路のセルライブラリを完成させる。新規可逆量子磁束回路の創生においては、提案したAQFPアレイモデルにおいて、有限温度における入力データに対する出力データの確率分布の関係を調べる。プロセッサアーキテクチャの研究においては、可逆プロセッサの動作実証を目的として、単一命令アーキテクチャに基づく可逆プロセッサを設計・試作し、その動作実証を目指す。
位相シフト可逆AQFP ゲートの研究においては、強磁性体薄膜の再現性を上げるため、合金ターゲットによる成膜に変更した。今後は、これにより可逆AQFPに磁性薄膜を導入した位相シフト素子の試作・評価を進め、静的バイアスを削減した可逆AQFP、再構成可能可逆AQFPの原理実証を目指す。
３次元超伝導回路の高密度集積化においては、シングルゲートプロセスをダブルゲートプロセスに拡張するための最適化プロセスの開発を行い、11層ダブルゲートプロセスの回路試作を行う。

量子超越性を実証する超伝導スピントロニクス大規模量子計算回路の創出

研究課題/研究課題番号：19H05615 2019年6月 - 2024年3月

日本学術振興会科学研究費助成事業基盤研究(S)

山下太郎, 竹内尚輝, 田中雅光, 猪股邦宏, 宮嶋茂之

担当区分：研究分担者資金種別：競争的資金

配分額：2500000円（直接経費：2500000円）

量子計算分野において、古典計算機を凌駕する計算能力を表す「量子超越性」の実験的実証は、全世界的に喫緊の研究課題として注目されている。その実証には、量子回路の大規模化（量子ビット数の増加）を、コヒーレンス時間（量子状態を保持可能な時間）等の性能劣化なく達成することが必要不可欠である。本研究では、本研究チームが誇る大規模化可能なπ接合量子回路と超低消費電力性を有する半磁束量子回路という世界最高峰のコア技術を融合することで量子超越性の実証を目指す。
本年度は量子計算回路実現に向けた基盤となる、磁性ジョセフソン接合を有する量子回路及び半磁束量子(HFQ)回路に関する各要素技術及び評価系の研究開発を進めた。山下は、π量子ビット量子回路を作製し、理論提案されていた外部磁場フリー動作の実証に世界で初めて成功した。またマスクレス露光装置等の設備を導入し、今後の効率的な大規模回路素子作製の技術基盤を立ち上げた。猪股は、π量子ビット及び周辺回路の材料となるNbN/TiN超伝導薄膜の極低温評価を進めた。NbN/TiNのマイクロ波共振器を設計・作製し、量子回路の重要な性能指標である共振器のQ値を10mKで評価した結果、約3×10^5が得られ更なる改善を進めている。田中は、量子ビットの制御や読み出しを行う超低エネルギー回路を実現するため、HFQ回路の低エネルギー化に関する検討を進めた。低エネルギー化の手法として、駆動電圧の低減化について数値解析を進めた結果、磁性ジョセフソン接合のループの導入により従来回路に比べ、1/10以下に駆動電圧を下げることが可能であることが分かった。消費エネルギー、動作速度への影響に関する解析結果をまとめ、論文投稿の準備を進めている。宮嶋は、HFQ回路を実現するための回路作製プロセスの検討を進めた。HFQ回路は通常のジョセフソン接合とπ接合の2種類の接合が混在した集積回路であるため、この回路を1つのチップ上に実現するためにNbNベースHFQ回路の作製プロセスを考案し、プロセス条件の最適化を行った。竹内は、断熱磁束量子パラメトロン（AQFP）回路を用いることで、非常に低い電力でマイクロ波のオン／オフ制御を行うことが可能であることを明らかにした。本回路をNbプロセスを用いて作製し、液体ヘリウム中でマイクロ波のオン／オフ制御を実証した。さらに数値解析を用いて、出力マイクロ波の振幅や位相を制御可能な回路の検討を行った。
本年度は、本研究の核となる磁性ジョセフソン接合を含んだπ量子ビットに関して、明瞭な外部磁場フリー量子動作実証に成功した。これは今後の量子回路の大規模化実現に対して極めて重要なステップを達成したことを意味する。現在、量子ビットの性能指標であるエネルギー緩和時間として、1μ秒程度が得られており、作製プロセスや材料選択、設計等の様々な観点から性能改善を進めている。また極低温評価系の構築及び量子回路評価に関しても、産総研を中心に計画通り進展しており、既にNbN/TiN量子回路の作製と極低温評価を行った他、希釈冷凍機システムによる大規模量子ビット評価のための測定系増設に向けた準備を進めている。さらに室温評価系の整備により時間領域測定に向けた準備も着手済みである。また名古屋大学においても、希釈冷凍機による量子回路及び半磁束量子（HFQ）回路の極低温特性評価系の構築が順調に進んでいる。HFQ回路に関しては、臨界電流値の低減と今回検討した低電圧駆動とを併用することにより、2, 3桁の低エネルギー化を見込めることが明らかとなり、量子ビットと同じ温度ステージに回路を設置しても十分冷却が可能である見込みが得られた。また量子ビット操作のためのマイクロ波制御低温回路の検討も順調に進んでおり、新たに低電力マイクロ波制御回路を提案・設計・作製し、低温下でのマイクロ波のオン／オフ制御の実証にも成功している。回路素子の作製プロセスについても、NICTにおいてNbN接合による超伝導集積回路の作製を行い、最終的な大規模モノリシック回路まで見据えたプロセスの最適化を進めた。さらにNICT保有の露光装置を用いて0.5 μmの優れた位置分解能を実現することが出来ており、回路を作製するために十分な位置精度が達成されている。以上の事実から、本研究は順調に進展していると言える。
まずπ量子回路に関しては、主に山下と猪股が中心となり、π量子ビットの1量子ビットゲート動作において、継続して量子ビットの性能指数であるエネルギー緩和時間及びコヒーレンス時間を評価し性能指数の改善に取り組む。また、量子回路の大規模化に向けたレイアウトの検討に着手する。具体的には，スケール可能な2量子ビットゲートの結合方式及びレイアウトの検討を行い量子回路の作製を進める。さらに、山下が中心となって各研究分担者との議論を通じ、その先のモノリシック量子回路を念頭に置いた全体レイアウト設計や作製プロセス検討も行う。また並行して産総研においては、複数量子ビット評価系の立ち上げや実装・測定環境の整備を進める。半磁束量子（HFQ）回路については田中が中心となり、現在立ち上げが進んでいる名古屋大学内の希釈冷凍機システムを用いて、回路要素の10mKステージでの特性評価を計画している。まずは量子ビット制御を念頭に、マイクロ波信号のスイッチ回路についての設計と極低温評価を進める。竹内は、チップレイアウトの改善等を行うことで入出力ポート間のクロストークを抑制し、2019年度に動作実証したマイクロ波制御回路のオン／オフ比の改善を行い、量子回路制御に要求される30dB程度の達成を目指す。さらに、出力マイクロ波の振幅や位相を制御可能な回路の動作実証も行う。量子回路及びHFQ回路の作製プロセスに関しては、宮嶋が中心となり回路作製プロセスの最適化を進め、簡単な構成の回路の作製及び動作実証を目指す。また、低消費エネルギー集積回路として低臨界電流密度を有するNbN接合を用いた集積回路作製プロセスの構築を行うことを計画している。

ポストムーア時代を支える100ギガヘルツ級時空間超伝導コンピューティング

研究課題/研究課題番号：19H01105 2019年4月 - 2022年3月

日本学術振興会科学研究費助成事業基盤研究(A)

井上弘士, 松永裕介, 田中雅光, 岩下武史, 谷本輝夫, 小野貴継

担当区分：研究分担者資金種別：競争的資金

配分額：12220000円（直接経費：9400000円、間接経費：2820000円）

本研究では，①空間計算型SFQプロセッサ技術の確立，②時間計算型SFQプロセッサ技術の確立，③100 GHz級SFQ回路を対象とする設計自動化技術の確立，④時空間超伝導コンピューティング法の確立，の4つの研究課題を設定する．これらを遂行することにより，単一磁束量子回路を用いた 100 GHz 級超高速ビット並列型プロセッサを世界に先駆けて実現する．汎用空間方向処理とレースロジック方式による時間方向処理を融合した新しい超伝導コンピューティング・アーキテクチャ技術を確立し，ポストムーア時代を支えるコンピューティング基盤へとつなげる．

ベータ崩壊ニュートリノ・電子角相関項測定のための、低エネルギー粒子検出器の特性

研究課題/研究課題番号：19H05098 2019年4月 - 2021年3月

文部科学省科学研究費助成事業新学術領域研究（研究領域提案型）

田中雅光

担当区分：研究代表者資金種別：競争的資金

配分額：4420000円（直接経費：3400000円、間接経費：1020000円）

中性子のベータ崩壊は原子核と比べて核構造に由来する不定性が無いため、例えばベータ崩壊ニュートリノ・電子角相関項の精密測定は素粒子標準模型を検証する良いプローブとなる。実際の実験では、ベータ崩壊ニュートリノ自体を測定することはできないので、1keV未満の反跳陽子を調べることになるが、そのような低エネルギー荷電粒子のエネルギースペクトルが取得できるかどうかが鍵となる。本研究では、超伝導検出器による低エネルギー粒子の直接計測実験の可能性を明らかにすることを目的とし、未解明となっている、低エネルギー荷電粒子が検出器の金属電極に衝突した際のエネルギー付与のメカニズムと応答特性の解析、モデルの構築を行う。

量子超越性を導く超伝導スピントロニクス量子計算回路の創出

研究課題/研究課題番号：19H00764 2019年4月 - 2019年6月

日本学術振興会科学研究費助成事業基盤研究（A）

山下太郎, 田中雅光, 猪股邦宏, 宮嶋茂之

担当区分：研究分担者資金種別：競争的資金

配分額：84660円（直接経費：84660円）

単一磁束量子回路における動作速度の量子力学的極限の追究

研究課題/研究課題番号：18H01498 2018年4月 - 2022年3月

日本学術振興会科学研究費助成事業基盤研究(B)

田中雅光

担当区分：研究代表者資金種別：競争的資金

配分額：17030000円（直接経費：13100000円、間接経費：3930000円）

本研究は、高速性と低エネルギー性を両立する超伝導単一磁束量子回路（SFQ回路）により、量子力学的不確定性（ΔE Δt ~ h）に迫る領域、即ち低エネルギー動作と高速動作が両立できる条件での論理回路を追究することを目的としている。
2019年度は、大規模集積回路技術が十分に確立している、ニオブ集積回路技術を用いて、単一磁束量子回路の高周波設計のさらなる追求と動作実証を引き続き進めた。消費エネルギーと動作速度のトレードオフに関する具体的な設計事例としては、低電圧駆動により、算術論理演算器（ALU）を0.3mW, 30GHzで動作させることに成功している。この設計は、低エネルギー動作時のタイミングパラメータ（遅延やセットアップ時間／ホールド時間などのタイミング制約）のゆらぎを数値解析で解析し、論理ゲートやシフトレジスタを対象とした回路シミュレーションで得られた知見に基づくものとなっている。また、当初想定していた低電圧駆動や低電流化に加え、高速低エネルギー性を追求する別の手法として、半磁束量子を情報担体とした回路についても平行して数値計算を中心に解析を進めてきたが、今年度は回路を構成する基本単位となる超伝導ループの作り方や、回路パラメータが消費エネルギーや動作速度にどのように影響を与えるのかを詳細に検討した。
ニオブ接合より高速動作が期待できる、窒化ニオブ接合については、デバイス作製と評価を進めるとともに、他機関のデバイスとのパラメータ比較を行い、回路設計モデルの見直しを行った。
本研究においては、高速性と低エネルギー性の両面の追究が鍵である。確立しているニオブ接合を用い、単一磁束量子回路の高速性と低エネルギー化について数値解析と実験により検討を進めているが、低エネルギー化を進めた大規模回路においても、高周波での動作実証に成功するなど、両者のトレードオフの制御技術は確実に進展していると言える。ただし、タイミングパラメータに関する基礎実験において、数値解析と実験結果が一致しない部分もあり、系統的な実験を継続する必要がある。また、熱雑音による影響を取り入れたシミュレーションについては、複数の回路シミュレータを用いて結果の比較を進めているところである。
単一磁束量子回路をより高速に動作させることについては、窒化ニオブ接合による置き換えを目指して研究を進めた。設計にはデバイスモデルの精度が重要となるため、他機関の作製したデバイスも参考に進め、今後、回路の評価を行う予定である。
なお、回路は熱雑音の影響も受けるため、温度依存の調査も必須となる。このための計測環境の整備も進めている。以上から、本研究は概ね順調に進展していると考えられる。
高速性と低消費電力性の両面を追求して設計した、単一磁束量子回路において、タイミング揺らぎやビット誤り率を精密に計測することにより、論理回路における量子力学的揺らぎの効果を明らかにすることを目指す。(1) デバイス作製プロセス、(2) 回路設計、(3) 高周波精密計測の3つの項目に対
して以下のように進める。
項目(1)のデバイス作製プロセスについては、昨年度に続き、窒化ニオブを用い、回路作製に適用可能な特性をもつジョセフソン接合の作製と集積回路設計に向けたデバイスモデルの精緻化を進める。
項目(2)の回路設計については、これまでに得られた、低エネルギー回路におけるビット誤り率に関する知見や、デバイスモデルを反映し、アナログ回路シミュレーションを用いて回路パラメータの見直しを行う。オンチップ高周波テストのためのシフトレジスタや、タイミング揺らぎを評価するためのリング発振回路などの設計を行う。
項目(3)の極低温高周波計測については、引き続き、低エネルギー化した小規模SFQ回路やリングオシレータを評価する。液体ヘリウム温度（4K）またはそれ以下での温度での回路動作を調べる。系統的なデータを効率よく取得するため、多ピンの低温プローブを用いて効率的に計測が行えるよう、測定環境の整備も行う。

熱力学的極限に挑む断熱モード磁束量子プロセッサの研究

研究課題/研究課題番号：26220904 2018年4月 - 2019年3月

日本学術振興会科学研究費助成事業基盤研究（S）

吉川信行

担当区分：研究分担者資金種別：競争的資金

配分額：2535000円（直接経費：1950000円、間接経費：585000円）

本研究は、超伝導回路の位相をゆっくりと断熱的に変化させることで、高速性が特徴の磁束量子回路において、熱力学的極限に迫る究極的な低消費エネルギー化を図る。本提案の断熱的磁束量子(AQFP)回路は、半導体CMOS回路に対して6桁以上のエネルギー低減化が可能であり、冷却コストを考慮しても情報機器の消費エネルギーを格段に小さくすることができる。本研究ではAQFP回路の基本特性を解明すると共に、大規模AQFP回路設計のための基盤技術を確立した。また、情報処理システムの実用化のために有用な高密度メモリと3次元集積回路プロセスを開発し、AQFPプロセッサの高速動作実証を行った。
本研究の成果は、コンピュータの消費エネルギーの熱力学的限界を明らかにするという意味で学術的に大きな意味を持つ。応用面では、冷凍機の電力を見込んでもハイエンド情報機器の消費電力を圧倒的に低減でき、現在、急増しているデータセンタやAI機器などの高性能情報機器の消費電力を飛躍的に低減できる。また、本技術による極限的な回路の低消費電力化は、量子ビットシステムや超伝導検出器など、超低消費電力の周辺回路を必要とする多くの分野への波及効果が期待できる。

シリコン限界を凌駕する100ギガヘルツ級超伝導プロセッサ・アーキテクチャの研究

研究課題/研究課題番号：16H02796 2016年4月 - 2019年3月

日本学術振興会科学研究費助成事業基盤研究（B）

井上弘士

担当区分：研究分担者資金種別：競争的資金

配分額：13910000円（直接経費：10700000円、間接経費：3210000円）

単一磁束量子回路の利用を前提とした新しいアーキテクチャであるゲートレベルパイプライン構造を提案した。また、その実現可能性を実証するために乗算回路を対象とした試作を行い、世界初となる 48 GHz 5.6mW での動作に成功した。この結果は半導体分野で著名な国際会議であるISSCCにて発表している。また、4ビット超伝導マイクロプロセッサの試作を行い、シミュレーションにより 30 GHz 動作を確認した。これらを結果に基づき、冷却コストを踏まえた場合でも従来プロセッサに対し大きな電力効率向上を達成できることを明らかにした。
これまでのコンピュータ・システムの発展は半導体微細化に支えられてきたといっても過言ではない。しかしながら、ついに半導体の微細化にも限界が見えてきており、継続的なコンピュータ・システムの性能向上を実現するには新たな技術革新が必要とされている。本研究は、単一磁束量子回路を用いた新しいマイクロプロセッサを提案するとともに、その実現可能性と有効性を実チップ開発により示したものであり、ポストCMOSコンピューティングの新たな方向性として学術的意義は大きい。

宇宙空間コンピューティングの実現に向けた超伝導プロセッサアーキテクチャの研究

研究課題/研究課題番号：26540022 2014年4月 - 2016年3月

日本学術振興会科学研究費助成事業挑戦的萌芽研究

井上　弘士

担当区分：連携研究者資金種別：競争的資金

本研究では、超高性能かつ超低消費電力なコンピューティングを実現すべく、単一磁束量子（SFQ）回路を用いたマイクロプロセッサ・アーキテクチャに関する研究を行った。SFQの利点を活用し、その欠点を隠蔽する新しいマイクロアーキテクチャを提案した。見積もりによる評価を行った結果、現代のCMOSマイクロプロセッサに対し50倍以上の高速動作を実現できる可能性が明かになった。また、その時の消費電力は数ワットと極めて小さく、将来の超高性能・低消費電力コンピューティング実現に向け極めて有効であることが分かった。本見積りではレイアウトによる影響を考慮していないため、今後は物理設計に基づく評価を行う予定である。

単一磁束量子シフトレジスタ型メモリの大容量化と低消費電力化に関する研究

研究課題/研究課題番号：24760276 2012年4月 - 2015年3月

日本学術振興会科学研究費補助金若手研究（B）

田中雅光

担当区分：研究代表者資金種別：競争的資金

配分額：4420000円（直接経費：3400000円、間接経費：1020000円）

単一磁束量子回路による大規模計算システムの実現に向け，大容量で低消費電力なシフトレジスタ型メモリの研究を行った．コンパクトで低消費電力なシフトレジスタを実現する新しい回路構造を提案した．また，メモリだけでなく一般の大規模回路に適用可能な，低電圧駆動技術を確立し，エネルギ効率の高い回路設計技術を確立した．これらにより，数キロビット規模の超高速メモリが実用的な面積と消費電力で実現できる見通しを得た．

百万画素サブミクロン分解能中性子ラジオグラフィのための固体超伝導検出器システム

研究課題/研究課題番号：23226019 2011年4月 - 2016年3月

日本学術振興会科学研究費助成事業基盤研究（S）

石田　武和

担当区分：連携研究者資金種別：競争的資金

直列接続の電流バイアス運動インダクタンス検出器（CB-KID）の各CH出力から中性子飛来番地をエンコードするSFQ回路を完成し動作を確認した。さらに、X1000CH、Y1000CHの100万画素配列とSFQ読出回路の中性子イメージングチップを完成させたが、J-PARCの過大ノイズ環境では回路が動作せず想定外となった。新たに、膜厚40nm、サブミクロン線幅0.9μmのNbナノ細線（全長150ｍ）を22mm角チップの15mm角有感域にXY直交配置した遅延時間型CB-KID方式で位置同定を創出し、当初計画の100万画素級中性子イメージングに成功し、当初計画を超える波長分散型ラジオグラフィを実現した。

単一磁束量子回路による高信頼性セルライブラリの生成支援に関する研究

研究課題/研究課題番号：21760256 2009年4月 - 2012年3月

日本学術振興会科学研究費補助金若手研究（B）

田中雅光

担当区分：研究代表者資金種別：競争的資金

配分額：2730000円（直接経費：2100000円、間接経費：630000円）

大規模な単一磁束量子(SFQ)ディジタル集積回路の設計において必要不可欠な、基本要素回路(セル)の集まりであるセルライブラリの構築に関する研究を行った。信頼性の高いセルを作るため、電源供給方法や性能と消費電力とのトレードオフを含めた種々の検討を行い、従来よりも優れたセル設計指針を見いだした。また、レイアウト設計支援ツールを開発し、セルライブラリ内で多数を占める配線要素セルの設計自動化を試みた。

　前のページ - 次のページ　

<田中 雅光>

科研費 - 田中 雅光

<田中　雅光>

科研費 - 田中　雅光